集成电路的综合方法、装置、计算机设备及存储介质制造方法及图纸

本公开提供了一种集成电路的综合方法、装置、计算机设备及存储介质。其中，该方法包括：获取集成电路初始时序约束文件、以及所述集成电路的寄存器转换级电路RTL；所述初始时序约束文件中包括：对所述集成电路中各个功能模块的输入或输出I/O数据进行时序设置得到的时序约束信息；基于所述RTL，对所述初始时序约束文件中的时序约束信息进行校正处理，得到目标时序约束文件；基于所述目标时序约束文件、以及所述RTL进行电路逻辑综合，得到所述集成电路的门级电路。的门级电路。的门级电路。

【技术实现步骤摘要】
集成电路的综合方法、装置、计算机设备及存储介质


[0001]本公开涉及集成电路设计领域，具体而言，涉及一种集成电路的综合方法、装置、计算机设备及存储介质。

技术介绍

[0002]集成电路的设计步骤通常包括：生成行为级描述、生成寄存器转换级电路(Register Transfer Level，RTL)描述、将行为级描述或者RTL级描述转换为门级电路、以及基于门级电路生成物理版图(集成电路布图)。将行为级描述电路和/或RTL转换至门级电路的过程称为综合。在综合之前，需要对集成电路设计人员设置集成电路中各个功能模块的输入或输出(Inputs/Outputs，I/O)数据进行时序约束信息，生成对应的时序约束文件，然后利用时序约束文件，对RTL进行综合，得到门级电路。
[0003]但是，随着系统级芯片(System on Chip，SOC)的设计规模持续增长，单颗芯片集成的晶体管数量都已经达到几十亿，上百亿级别。由于工艺的不断演进，一颗芯片上集成的模块也越来越多，芯片以及内部模块的接口也越来越多用来实现更多更复杂的功能，这也导致了集成电路内部的I/O数量也越来越多。人为手动设置I/O约束会出现遗漏、笔误等错误导致约束不完整或不正确，造成对RTL进行综合过程中，需要耗费大量的计算资源、人力和时间来解决I/O数据的时序约束问题，这导致集成电路的综合效率低，成本高的问题。

技术实现思路

[0004]本公开实施例至少提供一种集成电路的综合方法、装置计算机设备及存储介质。
[0005]第一方面，本公开实施例提供了一种集成电路的综合方法，包括：获取集成电路初始时序约束文件、以及所述集成电路的寄存器转换级电路RTL；所述初始时序约束文件中包括：对所述集成电路中各个功能模块的输入或输出I/O数据进行时序设置得到的时序约束信息；基于所述RTL，对所述初始时序约束文件中的时序约束信息进行校正处理，得到目标时序约束文件；基于所述目标时序约束文件、以及所述RTL进行电路逻辑综合，得到所述集成电路的门级电路。
[0006]这样，通过寄存器转换级电路RTL在逻辑综合前对初始时序约束文件进行校正，得到目标时序约束文件，从而在针对集成电路各个功能模块进行逻辑综合时，不需要考虑I/O时序约束的完整性和准确性，减少逻辑综合的迭代次数，提高集成电路综合效率。
[0007]一种可选的实施方式中，所述时序约束信息包括：所述I/O数据的第一标识信息、用于与所述I/O数据对应时钟的时钟名称、以及所述I/O数据对应的时钟周期；其中，与所述I/O数据对应的时钟用于控制对应I/O数据的时钟周期。
[0008]这样，通过对I/O数据的第一标识信息、I/O数据对应时钟的时钟名称、以及I/O数据对应的时钟周期进行设置生成一份时序约束文件，为时序分析提供依据，对后续逻辑综合以及门级电路进行优化。
[0009]一种可选的实施方式中，所述基于所述RTL，对所述初始时序约束文件中的时序约
束信息进行校正处理，得到目标时序约束文件，包括：对所述RTL进行解析，得到所述RTL集成电路中各个功能模块的I/O数据的第二标识信息；基于所述第二标识信息、以及所述初始时序约束文件，确定所述I/O数据中是否存在未设置时序约束的第一目标I/O数据；响应于存在所述第一目标I/O数据，基于与所述第一目标I/O数据对应时钟的额定时钟周期，确定所述第一目标I/O数据的时序约束信息；基于所述第一目标I/O数据的时序约束信息，得到所述目标时序约束文件。
[0010]这样，通过第二标识信息与初始时序约束文件，确定未设置时序约束的第一目标I/O数据，进而对第一目标I/O数据对应的额定时钟周期设置时序约束，得到目标时序约束文件，从而实现在逻辑综合前将I/O数据的时序约束调整完毕，减少逻辑综合的迭代次数，提高逻辑综合效率。
[0011]一种可选的实施方式中，所述基于所述第二标识信息、以及所述初始时序约束文件，确定所述I/O数据中是否存在未设置时序约束的第一目标I/O数据，包括：对所述第二标识信息、以及所述第一标识信息进行匹配；响应于任一第二标识信息和所述第一标识信息匹配失败，将该匹配失败的第二标识信息对应的I/O数据确定为所述第一目标I/O数据。
[0012]这样，可以通过匹配失败的第二标识信息对应的I/O数据，筛选出第一目标I/O数据，进而可以确定需设置时序约束信息的I/O数据，忽略已经设置时序约束信息的I/O数据，提高设置时序约束效率。
[0013]一种可选的实施方式中，所述响应于存在所述第一目标I/O数据，基于与所述第一目标I/O数据对应时钟的额定时钟周期，确定所述第一目标I/O数据的时序约束信息之前，还包括：基于确定的所述第一目标I/O数据的第二标识信息，从所述RTL中解析所述第一目标I/O数据对应的时钟、以及额定时钟周期；或者，
[0014]对所述RTL进行解析，得到所述集成电路中各功能模块的I/O数据对应的时钟、以及额定时钟周期；基于所述确定的所述第一目标I/O数据的第二标识信息，从所述集成电路中各功能模块的I/O数据对应的时钟、以及额定时钟周期中，筛选所述第一目标I/O数据对应的时钟、以及额定时钟周期。
[0015]这样，根据得到的第一目标I/O数据对应的时钟、以及额定时钟周期，可以实现对第一目标I/O数据时序约束信息的设置。
[0016]一种可选的实施方式中，所述基于与所述第一目标I/O数据对应时钟的额定时钟周期，确定所述第一目标I/O数据的时序约束信息，包括：基于所述第一目标I/O数据对应时钟的额定时钟周期、以及预设系数，生成所述第一目标I/O数据的时序约束信息。
[0017]这样，通过对第一目标I/O数据对应时钟的额定时钟周期、以及预设系数两者间的计算，得到第一目标I/O数据的时序约束信息。
[0018]一种可选的实施方式中，所述基于所述第一目标I/O数据的时序约束信息，得到所述目标时序约束文件，包括：将所述第一目标I/O数据的时序约束信息写入所述初始时序约束文件，生成所述目标时序约束文件。
[0019]这样，通过将得到的第一目标I/O数据的时序约束信息写入初始时序约束文件中，达到了检查遗漏的I/O约束并补充约束的目的。
[0020]一种可选的实施方式中，所述基于所述第一目标I/O数据的时序约束信息，得到所述目标时序约束文件，包括：基于所述第一目标I/O数据的时序约束信息，写入不同于所述
初始时序约束文件的另一时序约束文件，生成所述目标时序约束文件。
[0021]这样，通过将得到的第一目标I/O数据的时序约束信息写入不同于初始时序约束文件的另一时序约束文件中，在进行逻辑综合时会将两个文件一起进行逻辑综合，达到了检查遗漏的I/O约束并补充约束的目的。
[0022]一种可选的实施方式中，所述基于所述目标时序约束文件、以及所述RTL进行电路逻辑综合，得到所述集成电路的门级电路，包括：基于目标时序约束文件、所述初始时序约束文件、以及所述RTL进行电路逻辑综合，得到所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路的综合方法，其特征在于，包括：获取集成电路初始时序约束文件、以及所述集成电路的寄存器转换级电路RTL；所述初始时序约束文件中包括：对所述集成电路中各个功能模块的输入或输出I/O数据进行时序设置得到的时序约束信息；基于所述RTL，对所述初始时序约束文件中的时序约束信息进行校正处理，得到目标时序约束文件；基于所述目标时序约束文件、以及所述RTL进行电路逻辑综合，得到所述集成电路的门级电路。2.根据权利要求1所述的综合方法，其特征在于，所述时序约束信息包括：所述I/O数据的第一标识信息、用于与所述I/O数据对应时钟的时钟名称、以及所述I/O数据对应的时钟周期；其中，与所述I/O数据对应的时钟用于控制对应I/O数据的时钟周期。3.根据权利要求1或2所述的综合方法，其特征在于，所述基于所述RTL，对所述初始时序约束文件中的时序约束信息进行校正处理，得到目标时序约束文件，包括：对所述RTL进行解析，得到所述RTL集成电路中各个功能模块的I/O数据的第二标识信息；基于所述第二标识信息、以及所述初始时序约束文件，确定所述I/O数据中是否存在未设置时序约束的第一目标I/O数据；响应于存在所述第一目标I/O数据，基于与所述第一目标I/O数据对应时钟的额定时钟周期，确定所述第一目标I/O数据的时序约束信息；基于所述第一目标I/O数据的时序约束信息，得到所述目标时序约束文件。4.根据权利要求3所述的综合方法，其特征在于，所述基于所述第二标识信息、以及所述初始时序约束文件，确定所述I/O数据中是否存在未设置时序约束的第一目标I/O数据，包括：对所述第二标识信息、以及所述第一标识信息进行匹配；响应于任一第二标识信息和所述第一标识信息匹配失败，将该匹配失败的第二标识信息对应的I/O数据确定为所述第一目标I/O数据。5.根据权利要求3或4所述的综合方法，其特征在于，所述响应于存在所述第一目标I/O数据，基于与所述第一目标I/O数据对应时钟的额定时钟周期，确定所述第一目标I/O数据的时序约束信息之前，还包括：基于确定的所述第一目标I/O数据的第二标识信息，从所述RTL中解析所述第一目标I/O数据对应的时钟、以及额定时钟周期；或者，对所述RTL进行解析，得到所述集成电路中各功能模块的I/O数据对应的时钟、以及额定时钟周期；基于所述确定的所述第一目标I/O数据的第二标识信息，从所述集成电路中各功能模块的I/O数据对应的时钟、以及额定时钟周期中，筛选所述第一目标I/O数据对应的时钟、以及额定时钟周期。6.根据权...

【专利技术属性】
技术研发人员：梁新理，
申请(专利权)人：上海阵量智能科技有限公司，
类型：发明
国别省市：