检测瞬态执行攻击的仿真状态制造技术

本申请公开了检测瞬态执行攻击的仿真状态。一种装置的实施例包括存储器来存储仿真模型，与存储器通信耦合的处理器，以及与处理器和存储器通信耦合的逻辑，该逻辑在仿真模型上运行仿真，识别仿真模型中的一个或多个信号，这些信号包含不应当通过任何偶发通道可见的数据，并且在仿真运行的同时选择性地将所识别的一个或多个信号转换为偶发数据状态。公开并且要求保护了其他实施例。且要求保护了其他实施例。且要求保护了其他实施例。

【技术实现步骤摘要】
检测瞬态执行攻击的仿真状态


[0001]本公开总体上涉及处理器技术，以及仿真技术。

技术介绍

[0002]现代处理器无序地执行指令以提高性能。这些无序处理器可以在处理器确认推测值是正确的之前“推测”分支或加载可使用某个值，并且执行可暂时使用该推测值来进行。当分支/加载解决并且知道推测性使用的值是否正确时，有两种可能的情况：1)如果推测性使用的值是正确的，那么取决于该值的指令是有效的并且可以引退，这意味着它们的结果对于程序而言在架构上变得可见；2)否则，取决于该推测值的指令是无效的并且必须被压制，这意味着它们的结果不会被提交到架构程序状态。在这种情境中，这些指令可以被称为瞬态的(意味着是非永久的)。在抑制(squash)之后，处理器可以用正确的值继续执行。
[0003]虽然瞬态指令的结果没有被提交到架构程序状态，但微架构处理器状态仍然可能受到瞬态指令的影响。例如，如果瞬态指令尝试从一个地址加载数据，而该地址的内容在任何处理器缓存中都是不可用的，那么相应的数据就可被加载到处理器缓存中。该缓存的状态构成了偶发通道(incidental channel)。可以经由诸如Flush+Reload或Prime+Probe之类的测量缓存访问的时延的分析技术来从这个通道观察数据。瞬态执行攻击利用了瞬态指令的微架构副作用，从而允许了恶意对手访问通常会被架构访问控制机制所禁止的信息。

技术实现思路

[0004]根据本公开的第一方面，提供了一种方法，包括：运行逻辑设计的仿真；识别经仿真的逻辑设计中的一个或多个信号，所述一个或多个信号包含不应当通过任何偶发通道可见的数据；以及在所述仿真运行的同时选择性地将所识别的一个或多个信号转换为偶发数据状态。
[0005]根据本公开的第二方面，提供了一种装置，包括：存储器，用于存储仿真模型；处理器，与所述存储器通信耦合；以及逻辑单元，与所述处理器和所述存储器通信耦合，所述逻辑单元用于：在所述仿真模型上运行仿真，识别所述仿真模型中的一个或多个信号，所述一个或多个信号包含不应当通过任何偶发通道可见的数据，并且在所述仿真运行的同时选择性地将所识别的一个或多个信号转换为偶发数据状态。
[0006]根据本公开的第三方面，提供了一种装置，包括：用于运行逻辑设计的仿真的装置；用于识别经仿真的逻辑设计中的一个或多个信号的装置，所述一个或多个信号包含不应当通过任何偶发通道可见的数据；以及用于在所述仿真运行的同时选择性地将所识别的一个或多个信号转换为偶发数据状态的装置。
附图说明
[0007]在附图中以示例方式而不是限制方式图示了本专利技术的各种实施例，在附图中：
[0008]图1A至1C是根据一个实施例的方法的示例的流程图；
[0009]图2是根据一个实施例的装置的示例的框图；
[0010]图3是根据一个实施例的方法的另一示例的流程图；
[0011]图4是根据一个实施例的仿真环境的示例的框图；
[0012]图5A是根据本专利技术的实施例图示出示例性有序管线和示例性寄存器重命名、无序发出/执行管线两者的框图。
[0013]图5B是根据本专利技术的实施例图示出要被包括在处理器中的有序架构核心的示例性实施例和示例性寄存器重命名、无序发出/执行架构核心两者的框图；
[0014]图6A
‑
6B图示出更具体的示例性有序核心架构的框图，该核心将是芯片中的若干个逻辑块(包括相同类型和/或不同类型的其他核心)之一；
[0015]图7是根据本专利技术的实施例的处理器的框图，该处理器可以具有多于一个核心，可以具有集成的存储器控制器，并且可以具有集成的图形；
[0016]图8
‑
11是示例性计算机架构的框图；并且
[0017]图12是根据本专利技术的实施例与使用软件指令转换器来将源指令集中的二进制指令转换成目标指令集中的二进制指令相对比的框图。
具体实施方式
[0018]本文论述的实施例以各种方式提供了用于仿真复杂逻辑设计的技术和机制。本文描述的技术可被实现在一个或多个电子设备中。可以利用本文描述的技术的电子设备的非限制性示例包括任何种类的移动设备和/或固定设备，例如相机、蜂窝电话、计算机终端、桌面型计算机、电子阅读器、传真机、一体机(kiosk)、膝上型计算机、上网本计算机、笔记本计算机、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如，刀片式服务器、机架安装式服务器、其组合，等等)、机顶盒、智能电话、平板个人计算机、超便携个人计算机、有线电话、其组合，等等。更一般而言，本文描述的技术可用于包括可操作来仿真逻辑设计的集成电路的各种电子设备的任何一种中。
[0019]在接下来的描述中，论述了许多细节以提供对本公开的实施例的更透彻说明。然而，本领域技术人员将会清楚，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，以框图形式而不是详细示出公知的结构和设备，以避免模糊本公开的实施例。
[0020]注意，在实施例的相应附图中，以线条来表示信号。一些线条可能更粗，以指示出更大数目的构成信号路径，和/或在一端或多端具有箭头，以指示出信息流的方向。这种指示并不旨在是限制性的。更确切地说，这些线条与一个或多个示例性实施例结合使用来帮助更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号可实际上包括可在任一方向上行进并且可利用任何适当类型的信号方案来实现的一个或多个信号。
[0021]在整个说明书中，以及在权利要求中，术语“连接”意指直接连接，例如连接的事物之间的电连接、机械连接或磁连接，而没有任何中间设备。术语“耦合”意指直接或间接连接，例如连接的事物之间的直接电连接、机械连接或磁连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”或“模块”可以指被布置为彼此协作以提供期望的功能的一个或多个无源和/或有源组件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或者数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
[0022]术语“设备”通常可以指的是根据该术语的使用的上下文的装置。例如，设备可以指层或结构的堆叠、单个结构或层、具有有源和/或无源元件的各种结构的连接，等等。一般而言，设备是三维结构，该三维结构具有x
‑
y
‑
z笛卡儿坐标系中沿着x
‑
y方向的平面和沿着z方向的高度。设备的平面也可以是包括该设备的装置的平面。
[0023]术语“缩放”一般是指将某个设计(图解和布局)从一个工艺技术转换到另一个工艺技术并随后减小布局面积。术语“缩放”一般也指在同一技术节点内减小布局和器件的大小。术语“缩放”还可以指相对于另一参数(例如，电力供应水平)调整信号频率(例如，减慢或加速——即分别是缩小或放大)。
[0024]术语“基本上”、“接近”、“大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：运行逻辑设计的仿真；识别经仿真的逻辑设计中的一个或多个信号，所述一个或多个信号包含不应当通过任何偶发通道可见的数据；以及在所述仿真运行的同时选择性地将所识别的一个或多个信号转换为偶发数据状态。2.根据权利要求1所述的方法，其中，所述偶发通道包括以下各项中的一者或多者：定时偶发通道、记录通道、性能监视通道、以及调试跟踪通道。3.根据权利要求1至2中任一项所述的方法，其中，所述偶发数据状态对应于不关心状态。4.根据权利要求1至2中任一项所述的方法，其中，所述偶发数据状态对应于与逻辑零状态、逻辑一状态和不关心状态不同的状态。5.根据权利要求1至2中任一项所述的方法，还包括：提供一个或多个注入器以与所述经仿真的逻辑设计一起运行；并且对所述一个或多个注入器进行编程以在所述仿真运行的同时将所识别的一个或多个信号选择性地转换为所述偶发数据状态。6.根据权利要求1至2中任一项所述的方法，还包括：确定与所识别的一个或多个信号相关联的偶发数据状态是否已在所述经仿真的逻辑设计内扩散。7.根据权利要求6所述的方法，还包括：如果确定所述偶发数据状态已在所述经仿真的逻辑设计内扩散，则确定所述经仿真的逻辑设计是否易受瞬态执行攻击。8.一种装置，包括：存储器，用于存储仿真模型；处理器，与所述存储器通信耦合；以及逻辑单元，与所述处理器和所述存储器通信耦合，所述逻辑单元用于：在所述仿真模型上运行仿真，识别所述仿真模型中的一个或多个信号，所述一个或多个信号包含不应当通过任何偶发通道可见的数据，并且在所述仿真运行的同时选择性地将所识别的一个或多个信号转换为偶发数据状态。9.根据权利要求8所述的装置，其中，所述偶发通道包括以下各项中的一者或多者：定时偶发通道、记录通道、性能监视通道、以及调试跟踪通道。10.根据权利要求8至9中任一项所述的装置，其中，所述偶发数据状态对应于不关心状态。11.根据权利要求8至9中任一项所述的装置，其中，所述偶发数据状态对应于与逻辑零状态、逻辑一状态和不关心状态...

【专利技术属性】
技术研发人员：阿什维尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：