降低放大器级的放大器级输出信号的非线性失真的装置制造方法及图纸

本发明专利技术涉及一种降低放大器级的放大器级输出信号的非线性失真的装置，所述放大器级根据前馈原理构成。其中在主分支电路中一个放大器级输入信号提供给一个放大器，该放大器的非线性失真输出信号输送到一个加法器，借助该加法器形成放大器级输出信号。所述非线性失真的输出信号和所述放大器级输入信号被导入到具有误差信号装置的副分支电路，所述误差信号装置从延迟的放大器级输入信号和所述放大器的非线性失真的输出信号产生一个误差信号，该误差信号传送给所述加法器，用于降低放大器级输出信号的失真。所述误差信号装置包括至少一个具有负的组延迟时间的传输装置。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种降低放大器级的放大器级输出信号的非线性失真的装置。
技术介绍
为了补偿放大器级的非线性失真，放大器级是按照所谓的“前馈原理”制成的。在此，在放大器级的主分支电路上，一个放大器级-输入信号通过一个非理想放大器导入，该非理想放大器的非线性失真的输出信号一方面运行延迟地传送给一个加法器，另一方面传送给一个副分支电路。所述的放大器级输入信号同样导入副分支电路，在副分支电路中，在此，在那里从运行延迟的放大器级输入信号和放大器的非线性失真的输出信号产生一个误差信号，其用于延迟补偿被输送给所述加法器。所述加法器根据该误差信号和放大器的非线性失真的输出信号构成所述放大器级的输出信号，其中，通过误差信号补偿放大器的非线性失真。在“前馈原理”中，在主分支电路内，放大器的非线性失真的输出信号必须相应于一个用于确定在副分支电路中的误差信号所需要的组延迟时间而相应延迟。这种延迟一般借助于一个具有最终电品质的延迟线来实现。该延迟线具有电的损耗，这种损耗再次对放大器级的效率产生不利的作用。为了减小所述的损耗，需要相应较大开销和昂贵的延迟线来实现，其中同时通过所述延迟线还会产生进一步的衰减。
技术实现思路
本专利技术的任务在于，改善按照“前馈原理”制成的放大器级的效率。本专利技术的这一任务通过权利要求1的特征解决。本专利技术的有利的改进在从属权利要求中给出。通过按照本专利技术构建放大器级，显著减少制造开销。按照本专利技术制造出的主分支电路可以根据应用情况以微带技术简单地实现放大器级，减小“前馈”放大器级所需体积。由于降低了主分支电路中的损耗，所以改善了放大器级的效率。附图说明下面根据附图详细说明本专利技术的实施例。图1表示现有技术按照前馈原理制造的放大器级的电路原理图；图2表示与图1对比的本专利技术的放大器级的电路原理图；图3表示另一个按照本专利技术的放大器级的电路原理图；图4表示为在按照图3的装置中提供的一个传输装置的一个实施例；和图5-图7表示在图4中所示的模拟滤波器的传输特性曲线。具体实施例方式图1表示现有技术的按照前馈原理制造的放大器级VS0的电路原理图。向放大器级VS0导入一个放大器级输入信号u0，它作为输入信号既与放大器级VS0的主分支电路HZ连接、又与副分支电路NZ连接。通过放大器级VS0产生一个放大器级输出信号u5，借助于一个通过副分支电路NZ建立的误差信号fs减小它的非线性失真。主分支电路HZ包括串联连接的第一传输装置H1，它具有衰减a1和组延迟时间τ1，具有放大系数为g1的非理想第一放大器V1，具有组延迟时间τ5的延迟元件T1和第一加法器AD1。副分支电路NZ包括一个串联电路，其由一个具有组延迟时间τ2的延迟元件T2、第二加法器AD2和具有衰减a4和组延迟时间τ4-τ的第三传输装置H3组成。第三传输装置H3后接一个第二放大器V2，该放大器具有放大系数g4和组延迟时间τ。此外副分支电路在交叉支路上还包括一个第二传输装置H2，它的一端连接到主分支电路HZ上的第一放大器V1的输出端，它的另一端连接到第二加法器AD2上。第三传输装置H3和第二放大器V2共同形成一个所谓的误差信号装置NP，它的输出信号即误差信号fs被传送给第一加法器AD1。误差信号装置NP因此具有一个结果组延迟时间τres，其由第三传输装置H3和第二放大器V2的组延迟时间组成。在主分支电路HZ中，放大器级输入信号u0通过第一传输装置H1传送给作为非理想放大器采用的第一放大器V1，它的非线性失真的输出信号u1含有一个误差成分y，因此成立 u1＝a1*g1*x+y 其中x＝u0由第一放大器V1产生的组延迟时间通过第一传输装置H1的组延迟时间τ1一并进行考虑。第一放大器V1的非线性失真的输出信号u1一方面通过延迟元件T1传送给第一加法器AD1，另一方面，通过第二传输装置H2反转传送给第二加法器AD2的第二输入端，此时在第二加法器的第一输入端连接通过延迟元件T2延迟的放大器级输入信号u0。对于第二加法器AD2的输出信号u3，其作为输入信号传送给误差信号装置NP，因此成立u3＝-a3*y，其中τ2＝τ1和a1*g1＝1/a3误差信号装置NP的输入信号u3经过第三传输装置H3传送给第二放大器V2，该放大器的输出信号是误差信号fs。此时成立τ5＝τ4和a3*a4*g4＝1，于是fs＝y第一加法器AD1的第一输入端连接第一放大器V1的非线性失真输出信号u1，而第一加法器AD1的第二输入端连接误差信号fs。于是第一加法器AD1形成放大器级输出电压u5。在此在上述前提条件下成立u5＝a1*g1*x这里图示的分支电路和加法器一般作为定向耦合器实现。该电压的相移在这里不详细考虑。因为第二放大器V2仅放大误差成分Y，因此它可以被线性驱动，使得通过它只产生可忽略的非线性失真。延迟元件T2例如作为延迟线实现，具有频率f和衰减A，在此成立A＝10dB*log10(e)2πfτ5/Q＝27.3dB*fτ5/Q。作为延迟元件T2的另外的实施方式可以是滤波器，它在相同的品质Q下，同样具有如上所述的衰减A。图2表示与图1对比的根据本专利技术的放大器级VS1的电路原理图。与图1比较，这里从一种理想情况出发，在该种情况在主分支电路上具有组延迟时间τ5’的延迟元件T1’应当这样构成，使得第一放大器V1的非线性失真的输出信号u1基本上无延迟地传输给第一加法器AD1，在此，这种理想的前提条件必须借助误差信号装置NP的结果组延迟时间τres相应考虑。误差信号装置NP在这里包含两个串联电路SS1、SS2，每一这样的串联电路具有一个第三传输装置H31或H32，和在各传输装置后接的放大器V21或V22。在另一个实施例中，还可以将两个以上的串联电路相互并联连接。此时还有这种可能性，在各个第三传输装置后连接一个公共的放大器。然而在此总适用，误差信号装置NP所产生的组延迟时间τres这样建立，相应考虑在第一放大器V1和第一加法器AD1之间产生的组延迟时间τ5’，对于这里说明的“基本无延迟”的情况，误差信号装置NP所产生的组延迟时间τres在所希望的频率范围内必须选择为负。这里误差信号装置NP具有一个数字滤波器，其中两个传输装置H31或H32具有系数2*a4和τ4-τ或-a4和2τ4-τ。两个放大器V21和V22的输出信号借助另一个加法器加成误差信号fs，该误差信号fs又传送给第一加法器AD1。在条件a3*a4*g4＝1下，对于放大器级输出信号u5成立u5＝a1g1x+y通过一个相应小的组延迟时间τ4-τ，可以这样调节组延迟时间τ4，使得乘积f0τ4是整数，这里f0是放大器V21或V22的工作区域内的一个中间频率。对于频率差(Ablagefrequenz)Δf＝f-f0，于是成立u5＝a1g1x+y经过级数展开＝-(-j2πΔfτ4)2+2(-j2πΔfτ4)2-1/3(-j2πΔfτ4)3+4/3(-j2πΔfτ4)3+…＝(-j2πΔfτ4)2+(-j2πΔfτ4)3+…对于小的频率差Δfτ4＜＜1，输出信号u5中的误差成分Y将产生一个对非线性失真的抑制作用，大约为-20dB*log10(2πΔfτ4)。从理想情况偏离，现实中在放大器级VS1中，在主分支电路上第一放大器V1的输出和加法器AD1之间安排具有比现有技术小的组本文档来自技高网...

【技术保护点】
一种降低放大器级（ＶＳ）的放大器级输出信号（ｕ５）的非线性失真的装置，其中：所述放大器级（ＶＳ）在主分支电路（ＨＺ）中具有一个第一放大器（Ｖ１）和一个第一加法器（ＡＤ１），它们是这样布置的，使放大器级的输入信号（ｕ０）经由所述第一放 大器（Ｖ１）作为非线性失真的放大器输出信号（ｕ１）传送给所述第一加法器（ＡＤ１）的一个第一输入端，构成放大器级输出信号（ｕ５），所述放大器级（ＶＳ）在副分支电路（ＮＺ）中具有一个第二加法器（ＡＤ２），对其一方面运行时间延迟地导入放大 器级输入信号（ｕ０），另一方面导入第一放大器（Ｖ１）的反转的非线性失真的输出信号（ｕ１），从第二加法器（ＡＤ２）的输出信号（ｕ３）借助误差信号装置（ＮＰ）构成误差信号（ｆｓ），该误差信号被连接到第一加法器（ＡＤ１）的一个第二输入端， 其特征在于，所述误差信号装置（ＮＰ）至少具有一个具有负的组延迟时间的传输装置（Ｈ３１，Ｈ３２，Ｈ３３），和至少具有一个具有正的组延迟时间的放大器，以及所述误差信号装置（ＮＰ）的组延迟时间这样决定其大小，使得放大器级输出信号（ ｕ５）中的非线性失真最小化。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：B耶伦内克，A施普莱特，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]