用于处理器的算术逻辑单元布局制造技术

一种具有多个算术逻辑单元(ALU)的处理器。多个ALU包括第一ALU、第二ALU和第三ALU。第一ALU在第一侧上具有输入和输出。第二ALU具有：面向第一ALU的第一侧的第一侧；在第二ALU的第一侧上的相对于第一ALU的第一侧的输入和输出处于旋转取向的输入和输出；在第二ALU的第二侧上的输出。第三ALU具有：面向第二ALU的第二侧的第一侧；在第三ALU的第一侧上的输入和输出。第一ALU的第一侧的输出在逻辑上直接连接到第二ALU的第一侧的输出。连接到第二ALU的第一侧的输出。连接到第二ALU的第一侧的输出。

【技术实现步骤摘要】
用于处理器的算术逻辑单元布局
分案申请声明
[0001]本申请是国际申请日为2019年08月15日、国际申请号为PCT/US2019/046630的PCT国际申请，于2021年04月13日进入中国国家阶段的、专利技术名称为“用于位置感知处理的系统和方法”、申请号为201980067592.X的中国专利技术专利申请的分案申请。相关申请的交叉引用
[0002]本申请要求2019年8月14日提交的申请号为16/540328、名称为“SYSTEM AND METHOD FOR LOCATION AWARE PROCESSING”的美国专利申请以及2018年8月16日提交的申请号为62/764,767、名称为“SYSTEM AND METHOD FOR LOCATION AWARE PROCESSING”的美国临时专利申请的优先权，这两件申请的整体内容通过引用明确地并入本文。


[0003]本文描述的各种实施例一般地涉及具有高时钟频率的处理器。更具体地，本申请的实施例涉及利用位置感知处理的处理架构和相关方法，位置感知处理基于针对先前指令操作的处理器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有多个算术逻辑单元的处理器，所述多个算术逻辑单元包括第一算术逻辑单元、第二算术逻辑单元、第三算术逻辑单元的子组，所述子组至少部分地限定比所述多个算术逻辑单元小的在逻辑上预定义的范围，所述处理器包括：所述第一算术逻辑单元在第一侧上具有输入和输出；所述第二算术逻辑单元具有：面向所述第一算术逻辑单元的第一侧的第一侧；在所述第二算术逻辑单元的第一侧上的相对于所述第一算术逻辑单元的第一侧的输入和输出处于旋转取向的输入和输出；以及在所述第二算术逻辑单元的第二侧上的输出，所述第二算术逻辑单元的第二侧平行于所述第二算术逻辑单元的第一侧；所述第三算术逻辑单元具有：面向所述第二算术逻辑单元的第二侧的第一侧；以及在所述第三算术逻辑单元的第一侧上的输入和输出；所述第一算术逻辑单元的第一侧的输入在逻辑上直接连接到所述第二算术逻辑单元的第一侧的输出；所述第二算术逻辑单元的第一侧的输入在逻辑上直接连接到所述第一算术逻辑单元的第一侧的输出；并且所述第二算术逻辑单元的第二侧上的输出在逻辑上直接连接到所述第三算术逻辑单元的第一侧上的输入；其中，所述处理器具有过快而无法保证在单个时钟周期内执行以下各项的组合的时钟频率：(a)能够由所述第一算术逻辑单元、第二算术逻辑单元和/或第三算术逻辑单元中的任何算术逻辑单元执行的最耗时处理；以及(b)为了执行所述最耗时处理，从所述处理器的位于所述在逻辑上预定义的范围外的算术逻辑单元接收需要的输入。2.根据权利要求1所述的处理器，还包括在所述第一算术逻辑单元和所述第二算术逻辑单元之间延伸的路径，所述路径是向算术逻辑单元的所述子组提供数据并从算术逻辑单元的所述子组接收数据的管道。3.根据权利要求2所述的处理器，其中，所述路径包括所述第一算术逻辑单元和所述第二算术逻辑单元之间的操作数选择网络，所述操作数选择网络控制所述第一算术逻辑单元和所述第二算术逻辑单元之间的数据流。4.根据权利要求3所述的处理器，其中，所述第三算术逻辑单元的第一侧上的输出在逻辑上直接连接到所述操作数选择网络。5.根据权利要求3所述的处理器，其中：所述操作数选择网络在逻辑上直接连接到所述第一算术逻辑单元的第一侧上的输入和输出；并且所述操作数选择网络在逻辑上直接连接到所述第二算术逻辑单元的第一侧上的输入和输出。6.根据权利要求1所述的处理器，其中，所述处理器具有基于以下各项的最差情况组合
的时钟频率：(a)能够由所述第一算术逻辑单元、所述第二算术逻辑单元和/或所述第三算术逻辑单元中的任何算术逻辑单元在一个时钟周期内执行的最耗时处理；以及(b)所述第一算术逻辑单元、所述第二算术逻辑单元和/或所述第三算术逻辑单元中的任何算术逻辑单元执行(a)以在所述在逻辑上预定义的范围内接收任何需要的输入将花费的最大时间量。7.根据权利要求1所述的处理器，其中，所述第一算术逻辑单元和所述第二算术逻辑单元是简单算术逻辑单元，所述第三算术逻辑单元是比所述第一算术逻辑单元和所述第二算术逻辑单元更大的复杂算术逻辑单元，并且执行比所述第一算术逻辑单元和所述第二算术逻辑单元更复杂的运算。8.根据权利要求1所述的处理器，其中，所述第一算术逻辑单元的第一侧、所述第二算术逻辑单元的第一侧和第二侧，以及所述第三算术逻辑单元的第一侧是平行的。9.根据权利要求1所述的处理器，其中，所述处理器包括多组算术逻辑单元，每组算术逻辑单元具有与算术逻辑单元的所述子组相同的布局。10.一种具有多组算术逻辑单元的处理器，每组算术逻辑单元包括第一算术逻辑单元、第二算术逻辑单元和第三算术逻辑单元，所述处理器包括：每组算术逻辑单元至少部分地限定比所述多个算术逻辑单元小的在逻辑上预定义的范围；在每组算术逻辑单元内：所述第一算术逻辑单元在第一侧上具有输入和输出；所述第二算术逻辑单元具有：面向所述第一算术逻辑单元的第一侧的第一侧；在所述第二算术逻辑单元的第一侧上的相对于所述第一算术逻辑单元的第一侧的输入和输出处于旋转取向的输入和输出；以及在所述第二算术逻辑单元的第二侧上的输出，所述第二算术逻辑单元的第二侧平行于所述第二算术逻辑单元的第一侧；所述第三算术逻辑单元具有：面向所述第二算术逻辑单元的第二侧的第一侧；以及在所述第三算术逻辑单元的第一侧上的输入和输出；所述第一算术逻辑单元的第一侧的输入在逻辑上直接连接到所述第二算术逻辑单元的第一侧的输出；所述第二算术逻辑单元的第一侧的输入在逻辑上直接连接到所述第一算术逻辑单元的第一侧的输出；并且所述第二算术逻辑单元的第二侧上的输...

【专利技术属性】
技术研发人员：拉多斯拉夫，
申请(专利权)人：塔奇姆有限公司，
类型：发明
国别省市：