本发明专利技术提供抑制了输入电容以及元件偏差和噪声的影响的高精度的偏移消除放大器。该放大器包括差动对（Ｍ５、Ｍ６）、差动对（Ｍ３、Ｍ４）、与两个差动对共同连接的负载电路（Ｍ１、Ｍ２）、电流源（Ｍ８、Ｍ９）、放大级（１０３）、电容（Ｃ１）以及电容（Ｃ２），电容（Ｃ１）与差动对（Ｍ５、Ｍ６）的晶体管（Ｍ５）的栅极连接，在数据输出期间的第一期间，输出电压（Ｖｏｕｔ）及参考电压（Ｖｒｅｆ）被输入差动对（Ｍ５、Ｍ６）的栅极中，电容（Ｃ２）与晶体管（Ｍ６）的栅极被断开，在此状态下，输出电压（Ｖｏｕｔ）被储存到电容（Ｃ１）和电容（Ｃ２）中，输入电压（Ｖｉｎ）被共同输入差动对（Ｍ３、Ｍ４）的栅极中，在第二期间，电容（Ｃ２）与电容（Ｃ１）被断开并与差动对（Ｍ５、Ｍ６）的晶体管（Ｍ６）的栅极连接，输出电压（Ｖｏｕｔ）及参考电压（Ｖｒｅｆ）被储存到电容（Ｃ１）和电容（Ｃ２）中，在第三期间，差动对（Ｍ５、Ｍ６）的栅极被断开输出电压（Ｖｏｕｔ）及参考电压（Ｖｒｅｆ）的供应，并输入电容（Ｃ１）和电容（Ｃ２）的储存电压，输出电压（Ｖｏｕｔ）及输入电压（Ｖｉｎ）被输入差动对（Ｍ３、Ｍ４）的栅极中。
【技术实现步骤摘要】
本专利技术涉及偏移消除放大器，特别是涉及在抑制了噪声影响的偏移消除放大器中具有降低输入电容的电路的偏移消除放大器、以及偏移消除放大器的控制方法。
技术介绍
以往，在液晶显示装置中，当驱动数据线的负载时，将运算放大器用作放大器。例如，图13所示那样的运算放大器由差动电路901和输出级放大电路903构成。其中，差动电路901包括有源负载电路和NMOS晶体管M9，所述有源负载电路由差动对和电流镜构成，所述差动对由源极被共同连接的NMOS晶体管M3、M4构成，所述电流镜由PMOS晶体管M1和PMOS晶体管M2构成，所述PMOS晶体管M1的源极与电源VDD(高位侧电源、正电源)相连，栅极与漏极相连，所述PMOS晶体管M2的源极与电源VDD相连，栅极与PMOS晶体管M1的栅极共同连接，所述NMOS晶体管M9其源极与电源VSS(低位侧电源、负电源)相连，漏极与NMOS晶体管M3、M4的共同源极连接，并在栅极上施加固定的偏压，从而构成恒流源。此外，在图13的例子中，输出级放大电路903构成为源极接地有源负载型放大电路，并包括PMOS晶体管M7和NMOS晶体管M10，所述PMOS晶体管M7的源极与电源VDD连接，栅极与差动放大电路的输出点PA连接，漏极与输出端子VOUT连接，所述NMOS晶体管M10其源极与电源VSS连接，漏极与PMOS晶体管的漏极连接，并在栅极上接收偏压VBIAS，从而构成恒流源。输入端子VIN连接在NMOS晶体管M4的栅极上，输出端子VOUT反馈连接在NMOS晶体管M3的栅极上。输出端子VOUT的电压(输出点PB的电压)在根据输入端子VIN的电压而确定的输出级放大电路903的PMOS晶体管M7的漏极电流和恒流源的NMOS晶体管M10的漏极电流均衡时被确定。然而，在运算放大器中存在主要由于有源元件(晶体管)的特性偏差而产生输出偏移电压的问题。产生这种特性偏差的原因例如有MOS晶体管的氧化膜的偏差或杂质浓度的偏差，或者元件尺寸(W/L，W沟道宽度，L沟道长度)的偏差。这些偏差由制造工艺决定，通过对元件尺寸进行调整等的设计方面的努力是不可避免的问题。尤其是差动电路部分的晶体管特性的偏差会作为输出偏差而显著地被表现出来。理想的是最好NMOS晶体管M3和M4的晶体管特性相同，PMOS晶体管M1和M2的晶体管特性相同。然而，实际上由于上述制造工艺的原因，晶体管特性无法完全相同。通常来说，如设晶体管的栅极面积为S，则由差动电路部分的晶体管特性的偏差而引起的偏移电压与1/S成正比，因此，若要降低偏移电压就必须将栅极面积取得很大。这将导致芯片面积增大，在偏移电压本身较大时存在局限性。因此，为了解决所述问题，采用了用于对输出偏移进行修正的电路(偏移消除放大器)，该电路使用了电容元件。图14示出了以往使用的偏移消除放大器的结构，图15示出了表示其控制方法的时序图。偏移消除电路811具有偏移检测电容Coff和开关801～803。电容Coff的一端经由开口(S2)802与输入端子VIN连接，另一端与运算放大器810的反相输入端子(-)连接，开关(S1)801连接在运算放大器810的反相输入端子(-)和输出端子VOUT之间，开关(S3)803连接在电容Coff和开关S2的连接点与输出端子VOUT之间。向运算放大器810的输入端子VIN输入的电压Vin被输入到运算放大器810的非反相输入端子(+)上。运算放大器810的输出端子VOUT被输出到外部，从而驱动外部连接的负载(省略图示)。接着，利用图15的时序图来对图14所示的偏移消除放大器的动作进行说明。在图15中，符号S1、S2、S3分别对应于图14的开关(S1)801、开关(S2)802、开关(S3)803。一个数据输出期间包括偏移检测期间T01和偏移修正输出期间T02这两个期间。在偏移检测期间T01，使开关S1和开关S2成导通(ON)状态，并使开关S3成关断(OFF)状态。由此，电容Coff的一端与输入端子VIN连接，其电位被设定为输入电压Vin。由于开关S1处于导通状态，所以电容Coff的另一端的电位被设定为输出电压Vout。因此，施加在电容Coff的端子间的电压为Vout-Vin＝(Vin+Voff)-Vin＝Voff，从而与偏移电压Voff相当的电荷被充电到电容Coff(偏移检测期间)。在偏移修正输出期间T02，使开关S1和开关S2成关断状态，并使开关S3成导通状态。通过使开关S1和开关S2成关断状态，偏移电压Voff被保持在电容Coff上。通过使开关S3成导通状态，以期间T01的输出电压Vout为基准，朝着将电压减去偏移电压Voff的量的方向对运算放大器810的反相输入端子(-)施加作用。其结果，输出电压Vout成为Vout＝(Vin+Voff)-Voff＝Vin，因此，修正了偏移电压，从而能够输出高精度的电压(偏移修正输出期间)。但是，上述以往的偏移消除放大器存在如下的问题。即，在期间T01，由于电容Coff的一端与输出端子VIN连接，所以放大器的有效输入电容增大。放大器的输入电容越小，功耗就越小。另一方面，偏移检测电容Coff由于将电压维持规定期间，并将关断开关时产生的电荷所导致的偏移误差抑制在最小限度，因而需要适当的一定程度的大小。另外，在图14所示的偏移消除放大器的情况下，在期间T01，输入端子VIN和输出端子VOUT经由电容Coff相连接，从而构成正反馈的环，因此，当向输入端子VIN供应电压的外部电源的供应能力小时，有时输出电压将变得不稳定。基于上述的理由，不希望在放大器的输出端子VIN上连接电容元件。此外，例如在通过低温多晶硅工艺制造的TFT(薄膜晶体管)电路的情况下，构成该TFT电路的各个晶体管的阈值的偏差非常大，因此在图14的偏移消除放大器中不能完全修正偏移，从而存在输出偏差有残留的情形、或电路不工作的情形。例如在专利文献1(日本专利文献特开2001-292041号公报)中记载了上述可解决输入电容增加和电路工作方面的问题的偏移消除放大器。图16示出了其电路结构，图17示出了表示其控制方法的时序图。参考图16，该电路包括源极被共同连接并构成差动对的NMOS晶体管M5、M6；源极被共同连接并构成差动对的NMOS晶体管M3、M4；NMOS晶体管M8，其源极与电源VSS连接，漏极与差动对(M5、M6)的共同源极连接，并在栅极上接收偏压VBIAS，从而构成电流源；NMOS晶体管M9，其源极与电源VSS连接，漏极与差动对(M3、M4)的共同源极连接，并在栅极上接收偏压VBIAS，从而构成电流源；电流镜电路，包括源极与电源VDD连接且漏极与栅极相连的PMOS晶体管M1、和源极与电源VDD连接且栅极与PMOS晶体管M1的栅极相连的PMOS晶体管M2，并构成差动对(M3、M4)和差动对(M5、M6)共同的有源负载；PMOS晶体管M7，其源极与电源VDD连接，栅极与PMOS晶体管M2、M4的漏极的连接点连接，漏极与输出端子VOUT连接；以及PMOS晶体管M10，其源极与电源VSS连接，漏极与输出端子VOUT连接，并在栅极上接收偏压VBIAS；并且，在输入端子VIN和NMOS晶体管M3的栅极之间、输出端子VOUT和NMOS晶体管M3的栅极之间分别具有开关本文档来自技高网...
【技术保护点】
一种偏移消除放大器，其特征在于，包括： 差动级，包括第一及第二差动对和负载电路，该负载电路与所述第一及第二差动对的输出对共同连接； 放大级，接收所述第一及所述第二差动对的共同的输出信号，并向输出端子输出放大后的信号； 第一及第二电容；以及 开关电路，输入控制信号，并对信号输入向所述第一差动对的输入对以及所述第二差动对的输入对的连接进行切换控制； 数据输出期间以第一至第三期间的顺序包括该三个期间，所述第一电容在所述数据输出期间一直与所述第一差动对的输入对的一个输入连接， 在所述第一期间， 在所述第一差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入参考电压，在所述第二差动对的输入对中共同地输入输入端子的电压，所述第二电容与所述第一差动对的输入对的另一个输入断开，在此状态下，在所述第一及第二电容中共同储存所述输出端子的电压， 在所述第二期间， 在所述第一差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述参考电压，在所述第二差动对的输入对中共同地输入所述输入端子的电压，从而在所述第一电容中储存所述输出端子的电压，所述第二电容与所述第一电容断开并与所述第一差动对的输入对的另一个输入相连接，从而储存所述参考电压， 在所述第三期间， 所述第一差动对的输入对从所述输出端子的电压以及所述参考电压被断开，在所述第一差动对的输入对的一个输入中输入所述第一电容的储存电压，在另一个输入中输入所述第二电容的储存电压，在所述第二差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：入口雅夫，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。