提供一种可以削减译码器面积并实现高精度输出的多值输出型差动放大器及数模转换器。该差动放大器包括：第一至第三输入端子；输出端子；第一至第三差动对；向第一至第三差动对的每一个供应电流的电流源电路；负载电路，连接在第一、第二节点上，第一至第三差动对的各个输出对的第一、第二输出彼此在所述第一、第二节点上共同连接；放大级，将第一及第二节点中的至少一个节点的信号作为输入且其输出与所述输出端子连接；以及电容元件；数据输出期间包括第一期间和第二期间，通过输入的控制信号，在第一期间，使第一至第三差动对的各个输入对的第一输入为非反相输入并使第二输入为反相输入，将各个第一输入连接在第一至第三输入端子的每一个上，并将第一至第三差动对的各个第二输入共同连接在所述电容元件的一端上，同时共同连接到所述输出端子上，在第二期间，使第一至第三差动对的各个输入对的第一输入为反相输入并使第二输入为非反相输入，将各个输入对的第一输入共同连接在输出端子上，将第二输入共同连接在电容元件的一端上。
【技术实现步骤摘要】
本专利技术涉及多值输出型差动放大器、数模转换器以及显示装置，特别涉及适于消除偏移的多值输出型差动放大器。
技术介绍
以往，驱动液晶显示装置的数据线的数据驱动器具有如图1所示的结构。数据驱动器包括移位寄存器209、数据寄存器208、数据锁存器207、电平切换器206、灰度电压生成电路205、译码器203、以及输出电路202(放大器201)。下面，对图1所示的以往的数据驱动器的动作进行说明。移位寄存器209根据时钟信号CLK来输出移位脉冲，数据寄存器208根据来自移位寄存器209的移位脉冲，依次上移所输入的图像数据DATA_IN，并根据输出数量来分配图像数据。数据锁存器207临时保存由数据寄存器208分配的图像数据，并根据控制信号STB的定时(timing)，将全部输出一并输出到电平切换器206中。从电平切换器206输出的信号是数字图像信号。通过从译码器203至输出电路202的电路，将所述数字图像数据从数字的图像信号转换为模拟的灰度电压。灰度电压生成电路205由连接在电源VA和电源VB之间的电阻串构成，从电阻串的各个端子(抽头)向译码器203(灰度电压选择电路)输出与灰度数相当的数量的灰度电压。译码器203通过输入各个灰度电压和数字图像信号，选择与数字图像信号对应的灰度电压，并将其输出给输出电路202。输出电路202放大输出灰度电压，将其输出给输出端子群210。输出端子与用于向显示装置的像素供应灰度电压的数据线(图中没有示出)的一端连接。这里，与输出数相对应地设置了用于输出与数字图像信号对应的灰度电压的译码器203和放大器201。而且，多个译码器203将从灰度电压生成电路205输出的各个灰度电压通过灰度电压线来共同输入，各个灰度电压被所有输出共有。即，由译码器203的群、灰度电压生成电路205、以及输出电路202构成了数模转换电路模块。通常，液晶显示装置的数据线是电容性的大负载，因此用于输出电路202中的放大器201使用运算放大器。例如，图2所示的运算放大器由差动级电路901和输出级放大电路903构成。差动级电路901包括由NMOS晶体管M3、M4构成的差动对；由PMOS晶体管M1、M2构成的电流镜电路；以及向栅极端子施加恒定的偏置电压并作为恒流源而工作的NMOS晶体管M9。另外，在图2的例子中，在输出级放大电路903中构成了源极接地的有源负载型放大电路，并包括PMOS晶体管M7和NMOS晶体管M10，其中，PMOS晶体管M7接收来自差动级电路901的输出点PA的输出信号并对信号进行放大，NMOS晶体管M10作为恒流源而工作。由于连接节点PB和M3的栅极输入而形成了负反馈，所以输出端的电压(输出点PB的电压)稳定在根据差动级放大输出信号而流动的输出级放大电路的M7的漏极电流和恒流源的M10的漏极电流达到均衡的电压。然而，在运算放大器中，主要因为有源元件的特性偏差，存在着产生输出偏移的问题。导致该特性偏差的原因例如有MOS晶体管的氧化膜的偏差、杂质浓度的偏差、或元件大小(W/L，W沟道宽度，L沟道长度)的偏差等。这些制造偏差取决于制造工艺的好坏，是不可避免的问题。通常，当将晶体管的栅极面积设为S时，因为差动电路部的晶体管特性的偏差而引起的偏移电压正比于1/S，所以若要降低偏移电压，就必须取相当大的栅极面积。这会导致芯片面积增大，并且在偏移电压本身就很大的情况下存在局限性。因此，为了解决上述问题，使用用于修正输出偏移的电路(偏移消除放大器)。作为用于修正输出偏移的第一现有例，已知有专利文献1(日本专利文献特开平11-249624号公报)中记载的电路。图3示出了专利文献1所示的高电压用的放大电路(充电用的放大电路)的结构，图4示出了专利文献1所示的低电压用的放大电路的结构。图3所示的高电压用放大器的电路结构包括用作开关的PMOS晶体管PB1、PA1，用于将输入级的NMOS(Nch-MOS)晶体管NM61的栅极连接到(+)输入端子或(-)输入端子上；用作开关的PMOS晶体管PA2、PB2，用于将输入级的NMOS晶体管NM62的栅极连接到(+)输入端子或(-)输入端子上。此外，还包括用作开关的PMOS晶体管PB3、PA3，用于将输出级的PMOS(Pch-MOS)晶体管PM56的栅电极连接到输入级的NMOS晶体管NM61的漏极或NM62的漏极上。此外，还设有用作开关的PMOS晶体管PA4、PB4，用于将形成负载电路的PM53和PM54的栅极连接到输入级的NMOS晶体管NM61的漏极或NM62的漏极上。另一方面，图4所示的低电压用放大器的电路结构具有将图3所示的高电压用放大器电路的PMOS和NMOS替换的结构。即，图4所示的低电压用放大器电路的结构包括用作开关的NMOS晶体管NB1、NA1，用于将输入级的PMOS晶体管PM51的栅极连接到(+)输入端子或(-)输入端子上；用作开关的NMOS晶体管NA2、NB2，用于将输入级的PMOS晶体管PM52的栅极连接到(+)输入端子或(-)输入端子上。此外，还包括用作开关的NMOS晶体管NB3、NA3，用于将输出级的NMOS晶体管NM65的栅极连接到输入级的PMOS晶体管PM51的漏极或PM52的漏极上。此外，还设有用作开关的NMOS晶体管NA4、NB4，用于将形成负载电路的NMOS晶体管NM63和NM64的栅极连接到输入级的PMOS晶体管PM51的漏极或PM52的漏极上。在图3和图4所示的电路中，向用作开关的PMOS晶体管PA1～PA4、NA1～NA4的栅极施加控制信号A，向用作开关的PMOS晶体管PB1～PB4、NB1～NB4的栅极施加控制信号B。接着，对图3的电路动作进行说明。首先，当控制信号A为H电平(高电平)且控制信号B为L电平(低电平)时，用作开关的PMOS晶体管PA1～PA4变为关断状态(非导通)，用作开关的PMOS晶体管PB1～PB4变为接通状态(导通)。通过此时的电路连接状态，NMOS晶体管NM61的栅极成为非反相输入，NMOS晶体管NM62的栅极成为反相输入，(+)输入端子被连接到NMOS晶体管NM61的栅极上，(-)输入端子被连接到NMOS晶体管NM62的栅极上。此时，输出电压Vout为Vin+Voffh。这里，Vout是输出电压，Vin是输入电压，Voffh是高电压用放大器的偏移电压。由此，偏移被重叠到放大电压上。此外，当控制信号A为L电平(低电平)且控制信号B为H电平(高电平)时，用作开关的PMOS晶体管PA1～PA4变为接通状态(导通)，用作开关的PMOS晶体管PB1～PB4变为关断状态。通过此时的电路连接状态，NMOS晶体管NM61的栅极成为反相输入，NMOS晶体管NM62的栅极成为非反相输入，(-)输入端子被连接到NMOS晶体管NM61的栅极上，(+)输入端子被连接到NMOS晶体管NM62的栅极上。此时，输出电压Vout为Vin-Voffh。此外，图4所示的电路的动作也一样，通过利用控制信号A、B来替换成为非反相输入的晶体管和成为反相输入的晶体管的控制，可以使偏移电压的符号正负相反。即，当在控制信号A为H电平、控制信号B为L电平时，用作开关的NMOS晶体管NA1～NA4变为接通状态(导通)，用作开关的NMOS晶体管NB1～NB4本文档来自技高网...
【技术保护点】
一种差动放大器，包括： 第一至第ｍ（其中，ｍ为２以上的整数）输入端子； 一个输出端子； 第一至第ｍ差动对； 向所述第一至第ｍ差动对的每一个供应电流的电流源电路； 所述第一至第ｍ差动对的各个输出对的第一输出彼此共同连接的第一节点； 所述第一至第ｍ差动对的各个输出对的第二输出彼此共同连接的第二节点； 与所述第一和第二节点连接的负载电路； 放大级，将所述第一和第二节点的至少一个节点的信号作为输入接收，并且其输出与所述输出端子相连；以及 电容元件； 该差动放大器的特征在于， 包括切换电路，其根据输入的控制信号而对第一连接状态和第二连接状态进行切换控制， 所述第一连接状态是指如下的连接状态：使所述第一至第ｍ差动对的各个输入对的第一输入为非反相输入，使所述第一至第ｍ差动对的各个输入对的第二输入为反相输入，将所述第一至第ｍ差动对的输入对的第一输入与所述第一至第ｍ输入端子分别连接，将所述第一至第ｍ差动对的输入对的第二输入共同连接在所述电容元件的一端上，并共同连接在所述输出端子上； 所述第二连接状态是指如下的连接状态：使所述第一至第ｍ差动对的各个输入对的第一输入为反相输入，使所述第一至第ｍ差动对的各个输入对的第二输入为非反相输入，将所述第一至第ｍ差动对的输入对的第一输入共同连接在所述输出端子上，将所述第一至第ｍ差动对的输入对的第二输入共同连接在所述电容元件的一端上； 由取所述第一连接状态的第一期间和接在所述第一期间之后取所述第二连接状态的第二期间构成数据输出期间。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：入口雅夫，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。