阵列基板、阵列基板的制备方法及显示面板技术

本申请提供一种阵列基板及其制备方法及显示面板，阵列基板包括驱动晶体管，驱动晶体管包括：栅极；有源层，与所述栅极位置相对，有源层包括第一及第二半导体，第二半导体与第一半导体相接触以分别形成第一和第二PN结，第一PN结与源极相对应；及源漏极层，包括源极及漏极；第二半导体分别与源极及漏极电连接。本申请提供的阵列基板及其制备方法及显示面板能够降低驱动晶体管的功耗及关态漏电流以及优化阵列基板的制作工艺。化阵列基板的制作工艺。化阵列基板的制作工艺。

【技术实现步骤摘要】
阵列基板、阵列基板的制备方法及显示面板


[0001]本申请涉及显示领域，尤其涉及一种阵列基板、阵列基板的制备方法及显示面板。

技术介绍

[0002]薄膜驱动晶体管(Thin Film Transistor，TFT)作为一种半导体开关器件，可通过向栅极输入不同的电信号来控制有源层的导通和关断，因此被广泛应用于半导体显示领域。薄膜驱动晶体管结构包含：栅极、栅极绝缘层、有源层、源漏极和保护层。目前大部分TFT为单极性N型半导体驱动或P型半导体驱动，N型半导体材料主要有非晶硅、氧化物和低温多晶硅等无机半导体材料，金属氧化物薄膜驱动晶体管通常为N型半导体，很难表现出P型性能。相较于无机半导体材料，有机半导体材料往往表现出较好的P型性能和较差的N型性能。而单极性的N型半导体驱动或P型半导体驱动的功耗较大、工艺复杂且具有较高的关态漏电流。

技术实现思路

[0003]有鉴于此，本申请提供一种能够降低驱动晶体管的功耗及关态漏电流的阵列基板及显示面板。
[0004]本申请还提供一种能够优化阵列基板制作工艺的阵列基板的制备方法。
[0005]为解决上述问题，本申请提供的技术方案如下：
[0006]第一方面，本申请提供一种阵列基板，包括衬底基板及形成在所述衬底基板上的驱动晶体管层；所述驱动晶体管层包括至少一驱动晶体管，每个所述驱动晶体管包括：
[0007]栅极；
[0008]有源层，与所述栅极位置相对，所述有源层包括第一半导体及两个第二半导体，两个所述第二半导体形成在所述第一半导体的<br/>[0009]两个所述第二半导体形成在所述第一半导体的相对两端，且分别与所述第一半导体相接触以形成一第一PN结和一第二PN结，所述第一PN结和所述第二PN结的导通方向相反；及
[0010]源漏极层，与所述有源层位置相对，所述源漏极层包括源极及漏极，所述源极与所述第一PN结所在位置处的第二半导体连接，所述漏极与所述第二PN结所在位置处的第二半导体连接。
[0011]在本申请一可选实施例中，所述有源层为NPN型半导体，所述第二半导体为N型半导体，所述第一半导体为P型半导体。
[0012]在本申请一可选实施例中，所述有源层为PNP型半导体，所述第一半导体为N型半导体，所述第二半导体为P型半导体。
[0013]在本申请一可选实施例中，所述N型半导体的材料为N型无机半导体材料，所述P型半导体的材料为P型有机半导体材料。
[0014]在本申请一可选实施例中，所述第一半导体包括沟道区，两个所述第二半导体在
所述衬底基板上的正投影位于所述沟道区在所述衬底基板上的正投影的两侧。
[0015]在本申请一可选实施例中，所述第一半导体包括两个端面及与所述端面连接的第一表面，所述第一表面背离所述衬底基板，两个所述端面分别位于所述第一表面的相对两端，一个所述第二半导体与与之对应的一个所述端面及/或所述第一表面相贴。
[0016]在本申请一可选实施例中，所述驱动晶体管还包括栅极绝缘层、第一保护层及第二保护层，所述栅极绝缘层形成在所述衬底基板上且包覆所述栅极，所述有源层形成在所述栅极绝缘层上，所述第一保护层包覆所述有源层且形成在所述栅极绝缘层上，所述第二保护层包覆所述源漏极层。
[0017]本申请第二方面提供一种阵列基板的制备方法，包括：
[0018]提供一衬底基板；及
[0019]在所述衬底基板上形成栅极，在所述栅极及所述衬底基板上形成栅极绝缘层；
[0020]在所述栅极绝缘层上形成第一半导体；
[0021]在所述第一半导体的相对两端分别形成一第二半导体，并使得两个所述第二半导体分别与所述第一半导体的两端相接触，以形成有源层；所述第一半导体层为N型及P型半导体中的一者，所述第二半导体层为P型及N型半导体中的另一者；
[0022]在所述有源层及所述栅极绝缘层上形成第一保护层；
[0023]在所述第一保护层上形成源漏极层，所述源漏极层包括源极及漏极，并使得所述源极及所述漏极分别与两个所述第二半导体电连接；及
[0024]在所述源漏极层及所述第一保护层上形成第二保护层。
[0025]在本申请一可选实施例中，所述第一半导体及/或所述第二半导体采用蒸镀或溶液涂覆方法制作形成。
[0026]本申请第三方面提供一种显示面板，包括如上所述的阵列基板及一对置基板，所述阵列基板与所述阵列基板相对间隔设置。
[0027]本申请提供的阵列基板及显示面板，阵列基板中的驱动晶体管的有源层包括第一半导体及两个第二半导体，两个所述第二半导体形成在所述第一半导体的一端且与所述第一半导体相接触，两个所述第二半导体分别与所述源极及所述漏极电连接，两个所述第二半导体与所述第一半导体之间分别形成导通方向相反的第一PN结和一第二PN结，所述第一PN结与所述源极相对应，所述第二PN结与所述漏极相对应。
[0028]当所述有源层为NPN型结构(第一半导体为P型半导体，第二半导体为N型半导体)时，在所述栅极施加正电压后，靠近所述源极的所述第一PN结打开，因第一半导体(P型半导体)电子浓度不断上升，越过靠近所述漏极的第二PN结形成的势垒，表现为稳定的开态电流；当在所述栅极施加负电压，第一半导体(P型半导体)空穴浓度增加，电子浓度下降，靠近源极的所述第一PN结打开，靠近漏极的所述第二PN结因具有高势垒使得电子无法通过，沟道区内没有电流传输，源漏极断开。这样基本消除了漏电流，实现了提高显示面板的显示效果及降低驱动晶体管功耗。
[0029]当所述有源层为PNP型结构(第一半导体为N型半导体，第二半导体为P型半导体)时，栅极施加正电压后，靠近源极的第一PN结原本呈关闭状态，但在源极施加一定电流后，电子不断向与所述源极对应的第二半导体(P型半导体)聚集，电子浓度不断上升，越过第二PN结形成的势垒，在第二半导体(N型半导体)中迁移，此时，第二PN结打开，形成稳定的开态
电流；栅极施加负电压，反向电场阻碍源极施加的电流进入第二半导体(P型半导体)，第二半导体(P型半导体)空穴浓度增加，电子浓度低，电子跃过靠近源极的第一PN结更困难，沟道中没有电流传输，驱动晶体管处于关断状态。这样可减小漏电流形成，提高显示装置的显示效果及降低所述驱动晶体管功耗。
[0030]另外，本申请提供的阵列基板的制备方法，所述有源层的所述第二半导体及所述第一半导体均可以采用溶液加工方法制备，相比于使用粒子参杂方法或是物理气相沉积或化学气相沉积成膜的工艺，制备方法简单，可以优化阵列基板的制备工艺。
附图说明
[0031]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0032]图1为本申请较佳实施例提供的一种显示面板的示意图。
[0033]图2为本申请第一实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括衬底基板及形成在所述衬底基板上的驱动晶体管层；其特征在于，所述驱动晶体管层包括至少一驱动晶体管，每个所述驱动晶体管包括：栅极；有源层，与所述栅极位置相对，所述有源层包括第一半导体及两个第二半导体，两个所述第二半导体形成在所述第一半导体的相对两端，且分别与所述第一半导体相接触以形成一第一PN结和一第二PN结，所述第一PN结和所述第二PN结的导通方向相反；及源漏极层，与所述有源层位置相对，所述源漏极层包括源极及漏极，所述源极与所述第一PN结所在位置处的第二半导体连接，所述漏极与所述第二PN结所在位置处的第二半导体连接。2.如权利要求1所述的阵列基板，其特征在于，所述有源层为NPN型半导体，所述第二半导体为N型半导体层，所述第一半导体为P型半导体层。3.如权利要求1所述的阵列基板，其特征在于，所述有源层为PNP型半导体，所述第一半导体为N型半导体层，所述第二半导体为P型半导体层。4.如权利要求2或3所述的阵列基板，其特征在于，所述N型半导体层的材料为N型无机半导体材料，所述P型半导体层的材料为P型有机半导体材料。5.如权利要求1
‑
4任一项所述的阵列基板，其特征在于，所述第一半导体包括沟道区，两个所述第二半导体在所述衬底基板上的正投影位于所述沟道区在所述衬底基板上的正投影的两侧。6.如权利要求1
‑
4任一项所述的阵列基板，其特征在于，所述第一半导体包括两个端面及与所述端面连接的第一表面，所述第一表面背离所述衬底基板...

【专利技术属性】
技术研发人员：肖军城，房健威，赵斌，
申请(专利权)人：广州华星光电半导体显示技术有限公司，
类型：发明
国别省市：