【技术实现步骤摘要】
基于软件优先级提示的自主且可扩展的资源控制
[0001]本专利技术的领域总体上关于计算机架构，并且更具体地关于分配共享资源。
技术介绍
[0002]多核处理器中的处理器核可使用共享系统资源，诸如，高速缓存(例如，末级高速缓存或LLC)、系统存储器、输入/输出(I/O)设备和互连。提供给应用的服务的质量会由于对这些或其他共享资源的争用而降级和/或不可预测。
[0003]一些处理器包括诸如来自英特尔公司的资源调配技术(RDT)之类的技术，这些技术实现对诸如LLC和存储器带宽之类的共享资源如何正由在处理器上执行的不同应用使用的可见性和/或对其控制。例如，此类技术可供系统软件监测资源使用和延迟，或防止对资源或资源的部分的访问。
附图说明
[0004]在所附附图中以示例方式而非限制方式来图示本专利技术，在附图中，类似的附图标记指示类似的要素，并且其中：
[0005]图1A是根据实施例的处理器核的框图，在该实施例中，所分配的共享资源可以是高速缓存和/或存储器带宽；
[0006]图1B图示根据实施例的平台服务质量寄存器；
[0007]图1C图示根据实施例的用于指示特征支持的技术；
[0008]图1D图示根据实施例的用于优先级标签至优先级映射的逐资源寄存器；
[0009]图2A图示根据实施例的方法；
[0010]图2B图示根据实施例的方法；
[0011]图3A图示根据实施例的软件与硬件之间的接口；
[0012]图3B图示根据实施例的方法；>[0013]图3C图示根据实施例的方法；
[0014]图4A是图示根据实施例的通用向量友好指令格式及其A类指令模板的框图；
[0015]图4B是图示根据实施例的通用向量友好指令格式及其B类指令模板的框图；
[0016]图5A是图示根据实施例的示例性专用向量友好指令格式的框图；
[0017]图5B是图示根据实施例的构成完整操作码字段的具有专用向量友好指令格式的字段的框图；
[0018]图5C是图示根据实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图；
[0019]图5D是图示根据实施例的构成扩充操作字段的具有专用向量友好指令格式的字段的框图；
[0020]图6是根据实施例的寄存器架构的框图；
[0021]图7A是图示根据实施例的示例性有序流水线以及示例性寄存器重命名的、乱序发
布/执行流水线两者的框图；
[0022]图7B是图示根据实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图；
[0023]图8A是根据实施例的单个处理器核以及它与管芯上互连网络的连接及其第二级(L2)高速缓存的本地子集的框图；
[0024]图8B是根据实施例的图8A中的处理器核的一部分的展开图；
[0025]图9是根据实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图；
[0026]图10示出根据实施例的系统的框图；
[0027]图11是根据实施例的第一更具体的示例性系统的框图；
[0028]图12是根据实施例的第二更具体的示例性系统的框图；
[0029]图13是根据实施例的芯片上系统(SoC)的框图；以及
[0030]图14是根据实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
具体实施方式
[0031]在下列描述中，阐述了众多特定细节。然而，应当理解，实施例可在没有这些特定细节的情况下实施。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。
[0032]说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可包括特定的特征、结构或特性，但是并非每个实施例都一定包括该特定的特征、结构或特性。而且，此类短语不一定是指同一实施例。进一步地，当结合实施例来描述特定的特征、结构或特性时，认为结合无论是否被明确描述的其他实施例来实施此类特征、结构或特性均落在本领域技术人员的知识范围之内。
[0033]如在本说明书和权利要求书中所使用，并且除非以其他方式指定，否则对用于描述要素的序数形容词“第一”、“第二”、“第三”等的使用仅仅指示正在引用要素的特定实例或类似要素的不同实例，并且不旨在暗示如此描述的这些要素在时间上、空间上、按等级或按任何其他方式必须按照特定的顺序。另外，如在本专利技术的实施例的描述中所使用，在多个项之间的“/”字符可意指所描述的内容可包括第一项和/或第二项(和/或任何其他附加项)，或者可使用、利用和/或根据第一项和/或第二项(和/或任何其他附加项)来实现。
[0034]此外，术语“位”、“标志”、“字段”、“条目”、“指示符”等可用于描述无论是以硬件还是以软件实现的、任何类型或内容的寄存器、表、数据库或其他数据结构中的存储位置，但是这些术语不旨在将本专利技术的实施例限于任何特定类型的存储位置或任何特定存储位置内的任何特定数量的位或其他元素。例如，术语“位”可用于指代寄存器内的位的位置和/或被存储在或要被存储在该位的位置中的数据。术语“清除”可用于指示将逻辑值0存储在存储位置中，或以其他方式使逻辑值0存储在存储位置中；并且术语“置位”可用于指示将逻辑值1、全1或某个其他指定值存储在存储位置中，或以其他方式使逻辑值1、全1或某个其他指定值存储在存储位置中；然而，这些术语不旨在将本专利技术的实施例限于任何特定的逻辑约定，因为任何逻辑约定可在本专利技术的实施例中使用。
[0035]在本说明书及其附图中，术语“线程”和/或标记为“线程”的块可意指和/或表示可在核上、由核和/或向核执行、运行、处理、创建、创建、指派等的应用、软件线程、进程、虚拟机、容器等。
[0036]术语“核”可意指任何处理器或执行核，如本说明书及其附图中所描述和/或所图示和/或如本领域中已知的，并且术语“处理器核”、“执行核”和“核”旨在是同义的。术语“非核”可意指在处理器或芯片上系统(SoC)中/上但不在核内的任何电路、逻辑、子系统等(例如，集成存储器控制器(iMC)、功率管理单元、性能监测单元、系统和/或I/O控制器等)，如本说明书及其附图中所描述和/或所图示和/或如本领域中已知的(例如，按照名称非核、系统代理等)。然而，在说明书和附图中对术语核和非核的使用并不限制任何电路、硬件、结构等的位置，因为电路、硬件、结构等的位置在各实施例中可有所不同。
[0037]例如，(如下文所定义的)MSR 104可表示一个或多个寄存器，这一个或多个寄存器中的一个或多个可以在核中，这一个或多个寄存器中的一个或多个可以在非核中，等等。如下文所述，被包括在实施例中的MSR可以对应于任何一个或多个型号专用寄存器、机器专用寄存器等以对处理器性能进行控制和报告、处置系统相关的功能，并且可以是可由应用程序访问的或可能无法由应用程序访问。因此，本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于基于软件优先级的资源控制的装置，包括：资源共享硬件，用于控制共享资源；以及多个核，用于共享所述共享资源，所述多个核包括第一核，所述第一核包括：第一执行电路，用于执行第一多个线程，所述第一多个线程包括第一线程和第二线程；第一多个寄存器，能够由软件编程，所述第一多个寄存器包括：第一寄存器，用于存储所述第一线程的第一标识符、以及用于指示所述第一线程的第一优先级的第一优先级标签，所述第一线程的所述第一优先级相对于所述第二线程的第二优先级；以及第二寄存器，用于存储所述第二线程的第二标识符、以及用于指示所述第二线程的所述第二优先级的第二优先级标签，所述第二线程的所述第二优先级相对于所述第一线程的所述第一优先级；其中，所述资源共享硬件用于使用所述第一优先级和所述第二优先级来控制由所述第一线程和所述第二线程对所述共享资源的访问。2.如权利要求1所述的装置，进一步包括在所述第一核内的所述共享资源。3.如权利要求1所述的装置，其中，所述共享资源是高速缓存。4.如权利要求1所述的装置，其中，所述资源共享硬件在所述第一核外部。5.如权利要求4所述的装置，其中，所述多个核中的第二核包括：第二执行电路，用于执行第三线程；以及第三寄存器，能够由所述软件编程，用于存储所述第三线程的第三标识符、以及用于指示所述第三线程的第三优先级的第三优先级标签，所述第三线程的所述第三优先级相对于所述第一优先级和所述第二优先级；其中，所述资源共享硬件还用于使用所述第一优先级和所述第三优先级来控制由所述第一线程和所述第三线程对所述共享资源的访问。6.如权利要求5所述的装置，其中，所述共享资源是存储器带宽。7.如权利要求5所述的装置，其中，所述共享资源是功率。8.如权利要求1所述的装置，其中，所述资源共享硬件用于通过在所述第一线程与所述第二线程之间切换对所述共享资源的至少部分的访问来控制对所述共享资源的共享。9.如权利要求8所述的装置，其中，所述资源共享硬件用于基于对所述共享资源的动态需求来确定执行所述切换。10.如权利要求9所述的装置，其中，执行所述切换的至少一个确定用于独立于对所述多个寄存器中的任一个的重新编程。11.如权利要求8所述的装置，其中：所述第一寄存器还用于存储所述第一线程的第一服务类；所述第二寄存器还用于存储所述第二线程的第二服务类；并且所述资源共享硬件还用于：通过基于所述第一服务类将所述共享资源的部分分配给所述第一线程、或基于所述第二服务类将所述共享资源的所述部分分配给所述第二线程来控制对所述共享资源的共享。12.如权利要求1所述的装置，进一步包括第三寄存器，所述第三寄存器能够由所述软件编程，用于指示要由所述软件使用的优先级标签与要由所述资源共享硬件使用的优...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。