用于共栅极输入缓冲器的系统和方法技术方案

本申请涉及用于共栅极输入缓冲器的系统和方法。一种存储器装置包含共栅极输入缓冲器电路。输入缓冲器电路包含输入节点和电压参考节点，输入节点经配置以接收表示待存储于存储器装置中的数据的信号。输入缓冲器电路更包含放大电路，放大电路电耦合到输入节点且电耦合到电压参考节点，并且经配置以放大信号以提供经放大信号。输入缓冲器电路另外包含：均衡电路，其电耦合到放大电路并且经配置以处理经放大信号以提供经滤波信号；和输出电路，其电耦合到均衡电路并且经配置以基于经滤波信号提供至少一个输出信号，其中输出信号包括差分输出信号，且其中共栅极输入缓冲器电路不包含共模反馈CMFB环路。模反馈CMFB环路。模反馈CMFB环路。

【技术实现步骤摘要】
用于共栅极输入缓冲器的系统和方法


[0001]本公开涉及输入缓冲器，且更具体地说，涉及共栅极输入缓冲器。

技术介绍

[0002]某些读取/写入存储器装置，例如动态随机存取存储器(DRAM)，包含具有存储信息的存储器单元的阵列。举例来说，某些DRAM装置，例如同步动态RAM(SDRAM)装置，可具有多个存储器组，所述多个存储器组具有包含在存储器阵列中的许多可寻址存储器元件或单元。在使用中，作为SDRAM装置的存储器装置可在较高速度(例如，6千兆位每秒(Gbps)的速度(例如，6Gbps、7Gbps、8Gbps)或大于6Gbps的速度)下接收数据输入信号，且基于数据输入信号将数据存储于存储器单元中。输入缓冲器，例如共栅极输入缓冲器，可用于接收高速数据且存储所接收的数据以用于进一步处理，例如，用于转换成二进制位数据或其它非二进制数据。通过经由输入缓冲器技术处理信号，输入缓冲器可提供与外部装置的更高效通信。可有用的是改进并入有共栅极输入缓冲器技术的系统和方法。
[0003]本公开的实施例可针对于上文所阐述的问题中的一或多个。

技术实现思路

[0004]在一个方面中，本申请提供一种存储器装置，其包括：共栅极输入缓冲器电路，其包括：输入节点，其经配置以接收表示待存储于所述存储器装置中的数据的信号；电压参考节点，其经配置以接收表示电压参考的参考信号；放大电路，其电耦合到所述输入节点且电耦合到所述电压参考节点，并且经配置以放大所述信号以提供经放大信号；均衡电路，其电耦合到所述放大电路，并且经配置以处理所述经放大信号以提供经滤波信号；和输出电路，其电耦合到所述均衡电路，且经配置以基于所述经滤波信号提供至少一个输出信号，其中所述输出信号包括差分输出信号，且其中所述共栅极输入缓冲器电路不包含共模反馈(CMFB)环路。
[0005]在另一方面中，本申请提供一种共栅极输入缓冲器电路，其包括：输入节点，其经配置以接收表示数据的信号；电压参考节点，其经配置以接收表示电压参考的参考信号；放大电路，其电耦合到所述输入节点且电耦合到所述电压参考节点，并且经配置以放大所述信号以提供经放大信号；均衡电路，其电耦合到所述放大电路，并且经配置以处理所述经放大信号以提供经滤波信号；和输出电路，其电耦合到所述均衡电路，并且经配置以基于所述经滤波信号提供至少一个输出信号，其中所述输出信号包括差分输出信号，且其中所述输出电路包括经配置以基于所述经滤波信号的低摆幅电压而增大所述至少一个输出信号的输出信号电流的第一开关装置。
[0006]在又一方面中，本申请提供一种存储器装置，其包括：共栅极输入缓冲器电路，其包括：输入节点，其经配置以接收表示待存储于所述存储器装置中的数据的信号；电压参考节点，其经配置以接收表示电压参考的参考信号；放大电路，其电耦合到所述输入节点且电耦合到所述电压参考节点，并且经配置以放大所述信号以提供经放大信号；均衡电路，其电
耦合到所述放大电路，并且配置以处理所述经放大信号以提供经滤波信号；和输出电路，其电耦合到所述均衡电路，并且经配置以基于所述经滤波信号提供至少一个输出信号，其中所述输出信号包括差分输出信号，且其中所述输出电路包括经配置以基于所述经滤波信号的高摆幅电压而减小所述至少一个输出信号的输出信号电流的第一开关装置。
附图说明
[0007]在阅读以下详细描述并且参考图式之后可更好地理解本公开的各个方面，在图式中：
[0008]图1是根据实施例的说明可包含一或多个共栅极输入缓冲器的存储器装置的组织的框图；
[0009]图2为根据实施例的可在图1的存储器装置中使用的通信系统的框图；
[0010]图3为根据实施例的伪差分共栅极输入缓冲器的电路图；且
[0011]图4为根据实施例的并不包含共模反馈(CMFB)环路的伪差分共栅极输入缓冲器的电路图。
具体实施方式
[0012]下文将描述一个或多个具体实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的发展中，如同在任何工程或设计项目中，必须制定众多的实施方案特定决策以实现研发者的特定目标，例如与系统相关和企业相关约束的一致性，这可能从一个实施方案到另一实施方案有所变化。此外，应了解，此类开发工作可能是复杂且耗时的，然而对于受益于本公开的一般技术人员来说，这些都是设计、构造和制造中的常规任务。
[0013]许多电气装置可包含耦合到处理电路的随机存取存储器(RAM)装置，且存储器装置可提供用于数据处理的存储。RAM装置的实例包含动态RAM(DRAM)装置和同步DRAM(SDRAM)装置，其可以电子方式存储各个位。所存储位可经组织成可寻址存储器元件(例如，字)，其可存储在存储器组中。为了接收和发射位，RAM装置可以包含某些数据通信电路以及适用于保存并从存储器组检索位的通信线路。在某些DRAM及SDRAM装置中，输入缓冲器可用于存储可在高速(例如超过6Gbps的速度)下发射的数据。
[0014]在某些实施例中，本文中所描述的输入缓冲器可安置于接地参考信令(GRS)接收器中，所述接收器可包含于例如某些存储器装置中且适合于接收经由通信信道从GRS发射器发射的数据。在GRS系统中，接地可为唯一的信号返回网络，其可通过从返环路径去除电力输送网络(PDN)而实现通信链路的两端处的高质量端接。也就是说，接地可用作唯一的信号参考电压，所发射电压可与信号参考电压进行比较以导出例如逻辑1或逻辑0数据。在某些实施例中，输入缓冲器或接收器可为将单端信号转换成差分输出的伪差分共栅极输入缓冲器，如下文进一步描述。在某些实施例中，伪差分共栅极输入缓冲器可包含共模反馈(CMFB)结构或环路，而在其它实施例中，可去除CMFB结构或环路。因此，可改进在较高速率(例如，超过6Gbps)下的信号处理。
[0015]现在转而参考各图，图1是说明存储器装置10的某些特性的简化框图。具体来说，图1的框图是说明存储器装置10的某些功能性的功能框图。根据一个实施例，存储器装置10
可为第五代双数据速率同步动态随机存取存储器(DDR5 SDRAM)装置。与先前各代DDR SDRAM相比，如本文进一步描述的DDR5 SDRAM的各种特征允许减少的功率消耗、更多的带宽，及更多的存储容量。
[0016]存储器装置10可包含数个存储器组12。举例来说，存储器组12可以是DDR5 SDRAM存储器组。存储器组12可设置在布置于双列直插式存储器模块(DIMM)上的一或多个芯片(例如，SDRAM芯片)上。应了解，每个DIMM可包含多个SDRAM存储器芯片(例如，x8或x16存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储器组12。存储器装置10表示具有数个存储器组12的单个存储器芯片(例如，SDRAM芯片)的部分。对于DDR5，存储器组12可进一步经布置以形成组群。举例来说，对于8千兆字节(Gb)DDR5 SDRAM，存储器芯片可包含布置成8个组群的16个存储器组12，每一组群包含2个存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：共栅极输入缓冲器电路，其包括：输入节点，其经配置以接收表示待存储于所述存储器装置中的数据的信号；电压参考节点，其经配置以接收表示电压参考的参考信号；放大电路，其电耦合到所述输入节点且电耦合到所述电压参考节点，并且经配置以放大所述信号以提供经放大信号；均衡电路，其电耦合到所述放大电路，并且经配置以处理所述经放大信号以提供经滤波信号；和输出电路，其电耦合到所述均衡电路，且经配置以基于所述经滤波信号提供至少一个输出信号，其中所述输出信号包括差分输出信号，且其中所述共栅极输入缓冲器电路不包含共模反馈CMFB环路。2.根据权利要求1所述的存储器装置，其中所述放大电路包括第一开关装置和第二开关装置，其中所述第一开关装置包括电耦合到所述输入节点的第一源极，所述第二开关装置包括电耦合到所述电压参考节点的第二源极，且其中所述第一开关装置放大输入节点信号且所述第二开关装置放大电压参考信号。3.根据权利要求2所述的存储器装置，其中所述第一开关装置的漏极电耦合到所述均衡电路以将所述经放大信号提供到所述均衡电路。4.根据权利要求3所述的存储器装置，其中所述第一开关装置的栅极电耦合到交叉耦合的偏置电路以偏置所述第一开关装置从而提供所要电流。5.根据权利要求1所述的存储器装置，其中所述均衡电路包括连续时间线性均衡器CTLE电路。6.根据权利要求5所述的存储器装置，其中所述CTLE电路包括经由交叉耦合的P型金属氧化物半导体PMOS电路电耦合到第二有源感应电路的第一有源感应电路。7.根据权利要求1所述的存储器装置，其中所述输出电路包括第一开关装置，所述第一开关装置经配置以基于所述经滤波信号的低摆幅电压而增大至少一个输出信号的输出信号电流。8.根据权利要求7所述的存储器装置，其中所述第一开关装置包括第一栅极和源极，所述第一栅极电耦合到所述均衡电路并且经配置以放大所述经滤波信号，所述源极电耦合到共模节点。9.根据权利要求1所述的存储器装置，其中所述输出电路包括第二开关装置，所述第二开关装置包括电耦合到所述共模节点的第二栅极和经配置以提供所述差分输出信号的源极。10.一种共栅极输入缓冲器电路，其包括：输入节点，其经配置以接收表示数据的信号；电压参考节点，其经配置以接收表示电压参考的参考信号；放大电路，其电耦合到所述输入节点且电耦合到所述电压参考节点，并且经配置以放大所述信号以提供经放大信号；均衡电路，其电耦合到所述放大电路，并且经配置以处理所述经放大信号以提供经滤波信号；和
输出电路，其电耦合到所述均衡电路，并且经配置以基于所述经滤波信号提供至少一个输出信号，其...

【专利技术属性】
技术研发人员：姜德信，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：