一种纳秒脉宽信号简易发生电路制造技术

一种纳秒脉宽信号简易发生电路，属于电子控制技术领域，包括一级功率放大电路、信号延时电路、以及窄脉冲发生电路，其中，触发信号输入至一级功率放大电路的输入端，并由一级功率放大电路的输出端输出至信号延时电路的输入端，再由信号延时电路的输出端输出至窄脉冲发生电路的输入端，由窄脉冲发生电路的输出端输出纳秒脉宽信号；通过本申请的电路降低对外部输入Trigger in输入信号的上升沿，下降沿，幅值等性能要求，从而实现外部输入Trigger in幅值可以在3~5V电压范围，上升沿和下降沿可以在纳秒范围。并且整个电路的制造成本比较低。并且整个电路的制造成本比较低。并且整个电路的制造成本比较低。

A simple circuit for generating nanosecond pulse width signal

【技术实现步骤摘要】
一种纳秒脉宽信号简易发生电路


[0001]本技术属于电子控制
，特别涉及一种纳秒脉宽信号简易发生电路。

技术介绍

[0002]随着光电子信息技术的迅速发展，纳秒级半导体脉冲激光器在光纤通讯、激光精密加工、激光测距，激光医疗等领域中拥有广泛应用。
[0003]为了获得高稳定性的短脉冲光信号，可以通过锁模技术获得， 利用CPA放大技术获得高能量脉冲， 但是涉及到振荡器、展宽器、放大器和压缩器等核心器件，最终的产品的不仅体积大而且成本高。
[0004]为了获得纳秒级脉宽的光信号，我们可以通过高性能的FPGA芯片产生纳秒级高重频的信号来驱动开关管来得。但是高性能的FPGA芯片价格也不便宜，而且FPGA产生的信号幅值并不高，最高电压幅值约2.5V，部分可以达到 3.3V。FPGA芯片驱动带载能力也比较弱，驱动电流最高十多毫安。

技术实现思路

[0005]本技术的目的在于提供一种纳秒脉宽信号简易发生电路，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本技术提供如下技术方案：
[0007]一种纳秒脉宽信号简易发生电路，包括一级功率放大电路、信号延时电路、以及窄脉冲发生电路，其中，触发信号输入至一级功率放大电路的输入端，并由一级功率放大电路的输出端输出至信号延时电路的输入端，再由信号延时电路的输出端输出至窄脉冲发生电路的输入端，由窄脉冲发生电路的输出端输出纳秒脉宽信号。
[0008]与现有技术相比，本技术方案具有如下效果：
[0009]通过本申请的电路降低对外部输入Trigger in 输入信号的上升沿，下降沿，幅值等性能要求，从而实现外部输入Trigger in幅值可以在3~5V电压范围，上升沿和下降沿可以在纳秒范围。并且整个电路的制造成本比较低。
[0010]作为优选，所述一级功率放大电路包括芯片U70，所述芯片U70的第1引脚连接至电源2.5V，芯片U70的第3引脚与电容C95的第一端相连接且作为触发信号的输入端，电容C95的第二端连接至芯片U70的第2引脚且接地，芯片U70的第4引脚与电容C94的第一端相连且连接至电源5V，电容C9的第二端与芯片U70的第6引脚相连且接地。
[0011]作为优选，所述信号延时电路包括信号同相延时电路和信号反相延时电路，所述信号同相延时电路和信号反相延时电路彼此电连接。
[0012]作为优选，所述信号同相延时电路包括芯片U71，所述芯片U71的第4引脚连接至电源5V，芯片U71的第3引脚与电容C98的第一端、电阻R66的第二端相连接，电阻R66的第一端连接至芯片U70的第5引脚，电容C98的第二端。芯片U71的第2引脚、第6引脚均接地。
[0013]作为优选，所述信号反相延时电路包括芯片U72，所述芯片U72的第3引脚连接至芯
片U71的第1引脚，且芯片U72的第1引脚与电容C96的第一端、电阻R70的第二端相连，电容C96的第二段接地，且电阻R70的第一端连接至电阻R66的第一端，芯片U72的第4引脚连接至电源5V，且芯片U72的第2引脚、第6引脚均接地。
[0014]作为优选，所述窄脉冲发生电路包括芯片U76，芯片U76的第1引脚连接至芯片U71的第5引脚，芯片U76的第2引脚连接至芯片U72的第5引脚，且芯片U76的第6引脚与电容C106的第一端相连接且连接至电源5V，电容C106的第二端、芯片U76的第3引脚均接地，其中，所述芯片U76的第4引脚输出纳秒宽信号。
[0015]作为优选，所述芯片U70、芯片U71以及芯片U72均采用型号为LT1719CS6的比较器。
[0016]作为优选，所述芯片U76采用型号为NC7SZ08L6X的芯片。
附图说明
[0017]图1是本技术中整体架构示意图；
[0018]图2是本技术中一级功率放大电路原理示意图；
[0019]图3是本技术中信号同相延时电路原理示意图；
[0020]图4是本技术中信号反相延时电路原理示意图；
[0021]图5是本技术中窄脉冲发生电路原理示意图。
[0022]图中：10
‑
一级功率放大电路；20
‑
信号同相延时电路；30
‑
信号反相延时电路；40
‑
窄脉冲发生电路。
具体实施方式
[0023]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚，完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。
[0024]实施例：
[0025]如图1所示的一种纳秒脉宽信号简易发生电路，包括一级功率放大电路10、信号延时电路、以及窄脉冲发生电路40；
[0026]在本实施例中，触发信号输入至一级功率放大电路10的输入端，并由一级功率放大电路10的输出端输出至信号延时电路的输入端，再由信号延时电路的输出端输出至窄脉冲发生电路40的输入端，由窄脉冲发生电路40的输出端输出纳秒脉宽信号；其中，所述信号延时电路包括信号同相延时电路20和信号反相延时电路30，所述信号同相延时电路20和信号反相延时电路30彼此电连接；其作用是，功率放大电路10输入到同相延时电路20的信号会先经过电阻给电容充电, 当电容电压超过比较器负极性电压的时候，比较器会输出+5V电压，否则输出电压0V。功率放大电路10输入到反相延时电路30的信号同样会先经过电阻给电容充电，当电容电压超过比较器正极性电压的时候， 比较器会输出0V电压， 否则输出电压+5V。经过信号延时电路输出的两个信号刚好反相，并且由于电阻值不同，会有一定的相位差。 最后窄脉冲发生电路40会在两个信号同为高电平的时候输出+5V电压，否则输出0V。
[0027]参考图2可知，所述一级功率放大电路10包括芯片U70，所述芯片U70的第1引脚连接至电源2.5V，芯片U70的第3引脚与电容C95的第一端相连接且作为触发信号的输入端，电
容C95的第二端连接至芯片U70的第2引脚且接地，芯片U70的第4引脚与电容C94的第一端相连且连接至电源5V，电容C9的第二端与芯片U70的第6引脚相连且接地；触发信号通过电容C95和电容C94进行整形滤波，其次，通过对芯片U70的第1引脚输入电压设置参考电压2.5V，若外部输入的触发信号输入幅值大于参考电压时，芯片U70的都5引脚输出5V高电平的脉冲信号。
[0028]在一实施例中，如图3所示，所述信号同相延时电路20包括芯片U71，所述芯片U71的第4引脚连接至电源5V，芯片U71的第3引脚与电容C98的第一端、电阻R66的第二端相连接，电阻R66的第一端连接至芯片U70的第5引脚，电容C98的第二端。芯片U71的第2引脚、第6引脚均接地；当输入U70第3引脚的电压大于U70第1引脚的电压2.5V的时候，U70第5引脚输出高电平，与输入信号同相。
[0029]另外，结合图4可知，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种纳秒脉宽信号简易发生电路，其特征在于：包括一级功率放大电路（10）、信号延时电路、以及窄脉冲发生电路（40），其中，触发信号输入至一级功率放大电路（10）的输入端，并由一级功率放大电路（10）的输出端输出至信号延时电路的输入端，再由信号延时电路的输出端输出至窄脉冲发生电路（40）的输入端，由窄脉冲发生电路（40）的输出端输出纳秒脉宽信号。2.如权利要求1所述的一种纳秒脉宽信号简易发生电路，其特征在于：所述一级功率放大电路（10）包括芯片U70，所述芯片U70的第1引脚连接至电源2.5V，芯片U70的第3引脚与电容C95的第一端相连接且作为触发信号的输入端，电容C95的第二端连接至芯片U70的第2引脚且接地，芯片U70的第4引脚与电容C94的第一端相连且连接至电源5V，电容C9的第二端与芯片U70的第6引脚相连且接地。3.如权利要求1或2所述的一种纳秒脉宽信号简易发生电路，其特征在于：所述信号延时电路包括信号同相延时电路（20）和信号反相延时电路（30），所述信号同相延时电路（20）和信号反相延时电路（30）彼此电连接。4.如权利要求3所述的一种纳秒脉宽信号简易发生电路，其特征在于：所述信号同相延时电路（20）包括芯片U71，所述芯片U71的第4引脚连接至电源5V，芯片U71的第3引脚与电容C98的第一端、电阻R...

【专利技术属性】
技术研发人员：陶良泽，蔡程男，朱凯，
申请(专利权)人：杭州晟创激光科技有限公司，
类型：新型
国别省市：