消除D类音频功放掉电噗声的电路结构及其电路系统技术方案

本发明专利技术涉及一种消除D类音频功放掉电噗声的电路结构，其中，该电路结构包括电压检测逻辑电路模块，分别与运放输入电压逻辑选择电路模块及下拉电流逻辑选择电路模块相连接，所述的下拉电流逻辑选择电路模块与钳位电压逻辑电路模块相连接，所述的钳位电压逻辑电路模块与外部的D类音频功放模块相连接。本发明专利技术还涉及一种实现消除掉电噗声的D类音频功放电路系统。采用了本发明专利技术的消除D类音频功放掉电噗声的电路结构及相应的电路系统，在不改变现有功放上电、掉电时序的前提下，通过检测电源电压高和低时的状态，对应设置不同的功放输入端直流电压和对应的下拉电流，解决了目前市场主流功放最低工作电压较低时的掉电噗声问题，提升了用户的听觉感受。了用户的听觉感受。了用户的听觉感受。

【技术实现步骤摘要】
消除D类音频功放掉电噗声的电路结构及其电路系统


[0001]本专利技术涉及音频功放
，尤其涉及D类功放的音频处理
，具体是指一种消除D类音频功放掉电噗声的电路结构及其电路系统。

技术介绍

[0002]现有技术中的D类音频功放模块的电路结构，请参阅图1所示，其主要由前置差分放大器、三角波产生电路、脉宽调制器、整形电路及驱动电路等组成，当输入INP端输入音频信号时，音频信号经过两级差分运算放大器放大后和OSC震荡模块产生的三角波相比较，从而得到不同脉宽的高频率PWM脉冲信号，该脉冲信号经过整形电路后，输出一系列脉冲信号来驱动功率开关管轮流导通，由于D类功放管最终输出是一个方波信号，为了提取音频信号，在扬声器前接一个低通滤波器将音频信号还原出来。
[0003]一般认为音频功放的掉电POP声是由于电压的瞬间跳变在扬声器或耳机上或产生的爆破声，在音频范围内人耳能听到“噗噗”声，这种声音是用户不愿意听到的，传统的抑制噗声的方法有多种，一种做法是在BYPASS偏置电压端加滤波电容来减缓跳变电压，但这种方法也只能在一定程度上减缓POP声，其效果并不令人特别满意。第二种抑制功放噗声的方法是在芯片外围增加一些抑制噗声的结构，如在芯片的输入端增加相应的电阻、电容，减缓输入端电压的波动，这种方法明显增加了设计成本，而且对于一些客户来说，他们是不愿意更改电路的外围参数。第三种方法是在功放掉电时，先让I/O口静音或关闭音频功放，再关闭芯片的工作电源，但是该类系统无法提前预知音频系统掉电，也就无法消除系统掉电时由于主芯片的POP声体现在音频功放的输出端。第四种方法是将电路的低压保护点设置的较高，由于噗声是在掉电过程中电源电压下降到一定值时才产生的，所以该方法只适用于电路的低压保护点比噗声产生点高的电路，这种方法也能消除噗声，但其最大的缺点在于限制了电路的低压使用范围。

技术实现思路

[0004]本专利技术的目的是克服了上述现有技术的缺点，提供了一种结构简单、效果明显的消除D类音频功放掉电噗声的电路结构及其电路系统。
[0005]为了实现上述目的，本专利技术的消除D类音频功放掉电噗声的电路结构如下：
[0006]该消除D类音频功放掉电噗声的电路结构，包括电压检测逻辑电路模块、运放输入电压逻辑选择电路模块、下拉电流逻辑选择电路模块及钳位电压逻辑电路模块，其主要特点是，所述的电压检测逻辑电路模块包括电压检测逻辑单元和反相器，所述的电压检测逻辑单元的第一输入端与电源电压端相连接，所述的电压检测逻辑单元的第二输入端与第三基准电压端相连接，所述的电压检测逻辑单元的输出端与所述的反相器的输入端相连接，所述的反相器的输出端与所述的运放输入电压逻辑选择电路模块相连接；所述的运放输入电压逻辑选择电路模块的输出端与所述的钳位电压逻辑电路模块的第三输入端相连接；所述的下拉电流逻辑选择电路模块的输入端与下拉电流单元相连接，所述的下拉电流逻辑选
择电路模块的输出端与所述的钳位电压逻辑电路模块的第四输入端相连接，所述的钳位电压逻辑电路模块的输出端与外部的D类音频功放模块相连接；
[0007]较佳地，所述的电压检测逻辑电路模块用于检测比较所述的电源电压与所述的第三基准电压端的大小；
[0008]所述的运放输入电压逻辑选择电路模块根据所述的电压检测逻辑电路模块检测比较的结果，选择相应的运放输入电压逻辑选择电路单元输出作为该电路结构的运放输入电压；
[0009]所述的下拉电流逻辑选择电路模块根据所述的电压检测逻辑电路模块的检测结果，选择相应的下拉电流单元输出作为该电路结构的下拉电流；
[0010]所述的钳位电压逻辑电路模块用于确保所述的电路结构的运放输入中点稳定在所述的运放输入电压。
[0011]较佳地，所述的运放输入电压逻辑选择电路模块包括第一运放输入电压逻辑选择电路单元、第二运放输入电压逻辑选择电路单元、第一传输门和第二传输门，所述的第一运放输入电压逻辑选择电路单元包括用于输出第一运放输入电压的第一运放输入电压逻辑选择输出端，所述的第一运放输入电压逻辑选择输出端设置在第三电阻和第四电阻之间且与所述的第一传输门的输入端相连接；
[0012]更佳地，所述的第二运放输入电压逻辑选择电路单元包括用于输出稳定电压VREF2的第二运放输入电压逻辑选择输出端，所述的第二运放输入电压逻辑选择输出端设置在第五电阻的第一端与第一二极管的正极之间且与所述的第二传输门的输入端相连接，所述的第五电阻的第二端与第一基准电流源相连接，所述的第一二极管的负极与第二二极管的正极相连接；
[0013]较佳地，所述的第一传输门包括第五PMOS场效应管和第五NMOS场效应管，所述的第五PMOS场效应管的漏极与所述的第五NMOS场效应管的源极均与所述的第一传输门的输入端相连接；
[0014]较佳地，所述的第二传输门包括第六PMOS场效应管和第六NMOS场效应管，所述的第六PMOS场效应管的漏极与所述的第六NMOS场效应管的源极均与所述的第二传输门的输入端相连接；所述的第一传输门的输出端与所述的第二传输门的输出端相连接，用于输出运放输入电压。
[0015]较佳地，所述的下拉电流逻辑选择电路模块包括下拉电流单元、第三传输门及第四传输门，其中，所述的下拉电流单元包括第一下拉电流单元和第二下拉电流单元，所述的第一下拉电流单元包括一下拉电流子单元，所述的下拉电流子单元的第一输入端与电源电压相连接，所述的下拉电流子单元的第二输入端与芯片电压相连接，所述的下拉电流子单元的输出端用于输出第一下拉电流；
[0016]较佳地，所述的第二下拉电流单元包括跟随器、运算放大器、第三NMOS场效应管及电流镜像元件组，所述的跟随器的正向输入端接在第一电阻及第二电阻之间，所述的跟随器的反向输入端与输出端一同接在第三二极管的正极，所述的第三二极管的负极与第四二极管的正极相连接，所述的第四二极管的负极接在第二基准电流源与所述的运算放大器的正向输入端之间，所述的运算放大器的反向输入端接在第三NMOS场效应管的源极与反馈电阻之间，所述的运算放大器的输出端与第三NMOS场效应管的栅极相连接，所述的第三NMOS
场效应管的漏极与所述的电流镜像元件组相连接；所述的第三传输门的输入端与所述的第一下拉电流单元用于输出第一下拉电流Idown1的输出端相连接，所述的第四传输门的输入端与所述的第二下拉电流单元用于输出第二下拉电流Idown2的输出端相连接，所述的第三传输门包括第七PMOS场效应管和第七NMOS场效应管，所述的第七PMOS场效应管的漏极与第七NMOS场效应管的源极均与所述的第三传输门的输入端相连接，所述的第七PMOS场效应管的源极与第七NMOS场效应管的漏极均与所述的第三传输门的输出端相连接，所述的第四传输门包括第八PMOS场效应管和第八NMOS场效应管，所述的第八PMOS场效应管的漏极与第八NMOS场效应管的源极均与所述的第四传输门的输入端相连接，所述的第八PMOS场效应管的源极与第八NMOS场效应管的漏极均与所述的第四传输门的输出端相连接；所述的第三传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种消除D类音频功放掉电噗声的电路结构，包括电压检测逻辑电路模块、运放输入电压逻辑选择电路模块、下拉电流逻辑选择电路模块及钳位电压逻辑电路模块，其特征在于，所述的电压检测逻辑电路模块包括电压检测逻辑单元(LOG1)和反相器，所述的电压检测逻辑单元(LOG1)的第一输入端与电源电压端VCC相连接，所述的电压检测逻辑单元(LOG1)的第二输入端与第三基准电压端VREF3相连接，所述的电压检测逻辑单元(LOG1)的输出端与所述的反相器的输入端相连接，所述的反相器的输出端与所述的运放输入电压逻辑选择电路模块相连接；所述的运放输入电压逻辑选择电路模块的输出端与所述的钳位电压逻辑电路模块的第三输入端固定电压V0相连接；所述的下拉电流逻辑选择电路模块的输入端与下拉电流单元相连接，所述的下拉电流逻辑选择电路模块的输出端与所述的钳位电压逻辑电路模块的第四输入端Idown相连接，所述的钳位电压逻辑电路模块的输出端与外部的D类音频功放模块相连接；其中，所述的电压检测逻辑电路模块用于检测比较所述的电源电压VCC与所述的第三基准电压端VREF3的大小；所述的运放输入电压逻辑选择电路模块根据所述的电压检测逻辑电路模块检测比较的结果，选择相应的运放输入电压逻辑选择电路单元输出作为该电路结构的运放输入电压；所述的下拉电流逻辑选择电路模块根据所述的电压检测逻辑电路模块的检测结果，选择相应的下拉电流单元输出作为该电路结构的下拉电流；所述的钳位电压逻辑电路模块用于确保所述的D类音频功放模块的输入端电压稳定在固定电压。2.根据权利要求1所述的消除D类音频功放掉电噗声的电路结构，其特征在于，所述的运放输入电压逻辑选择电路模块包括第一运放输入电压逻辑选择电路单元、第二运放输入电压逻辑选择电路单元、第一传输门和第二传输门，所述的第一运放输入电压逻辑选择电路单元包括用于输出第一运放输入电压VREF1的第一运放输入电压逻辑选择输出端，所述的第一运放输入电压逻辑选择输出端设置在第三电阻(R3)和第四电阻(R4)之间且与所述的第一传输门的输入端相连接；所述的第二运放输入电压逻辑选择电路单元包括用于输出稳定电压VREF2的第二运放输入电压逻辑选择输出端，所述的第二运放输入电压逻辑选择输出端设置在第五电阻(R5)的第一端与第一二极管(D1)的正极之间且与所述的第二传输门的输入端相连接，所述的第五电阻(R5)的第二端与第一基准电流源(I0)相连接，所述的第一二极管(D1)的负极与第二二极管(D2)的正极相连接；所述的第一传输门包括第五PMOS场效应管(P5)和第五NMOS场效应管(N5)，所述的第五PMOS场效应管(P5)的漏极与所述的第五NMOS场效应管(N5)的源极均与所述的第一传输门的输入端相连接；所述的第二传输门包括第六PMOS场效应管(P6)和第六NMOS场效应管(N6)，所述的第六PMOS场效应管(P6)的漏极与所述的第六NMOS场效应管(N6)的源极均与所述的第二传输门的输入端相连接；所述的第一传输门的输出端与所述的第二传输门的输出端相连接，用于输出运放输入电压。3.根据权利要求1所述的消除D类音频功放掉电噗声的电路结构，其特征在于，所述的下拉电流逻辑选择电路模块包括下拉电流单元、第三传输门及第四传输门，其中，所述的下拉电流单元包括第一下拉电流单元和第二下拉电流单元，所述的第一下拉电流单元包括一下拉电流子单元(Pull
‑
down Current)，所述的下拉电流子单元(Pull
‑
down Current)的第
一输入端与所述的电源电压VCC相连接，所述的下拉电流子单元(Pull
‑
down Current)的第二输入端与芯片电压VDD相连接，所述的下拉电流子单元(Pull
‑
down Current)的输出端用于输出第一下拉电流Idown1；所述的第二下拉电流单元包括跟随器(FOLLOW1)、运算放大器(AMP)、第三NMOS场效应管(N3)及电流镜像元件组，所述的跟随器(FOLLOW1)的正向输入端接在第一电阻(R1)及第二电阻(R2)之间，所述的跟随器(FOLLOW1)的反向输入端与输出端一同接在第三二极管(D3)的正极，所述的第三二极管(D3)的负极与第四二极管(D4)的正极相连接，所述的第四二极管(D4)的负极接在第二基准电流源(I1)与所述的运算放大器(AMP)的正向输入端之间，所述的运算放大器(AMP)的反向输入端接在第三NMOS场效应管(N3)的源极与反馈电阻(Rf)之间，所述的运算放大器(AMP)的输出端与第三NMOS场效应管(N3)的栅极相连接，所述的第三NMOS场效应管(N3)的漏极与所述的电流镜像元件组相连接；所述的第三传输门的输入端与所述的第一下拉电流单元用于输出第一下拉电流Idown1的输出端相连接，所述的第四传输门的输入端与所述的第二下拉电流单元用于输出第二下拉电流Idown2的输出端相连接...

【专利技术属性】
技术研发人员：贾航娟，周旭，韦林军，周景晖，
申请(专利权)人：华润微集成电路无锡有限公司，
类型：发明
国别省市：