本发明专利技术公开了一种相位调谐装置。所述相位调谐装置包括：调谐单元，所述调谐单元包括延迟锁相环；所述延迟锁相环包括由多级相位延迟模块组成的相位延迟链、由至少一级相位延迟模块组成的相位精度检测链、相位锁定控制模块及目标时钟相位延迟控制模块；所述相位锁定控制模块被配置为控制所述相位延迟链中相位延迟模块使能的级数，并根据所述相位延迟链输入端输入的参考时钟、所述相位延迟链输出端的输出信号以及所述相位精度检测链的输出信号确定所述参考时钟的相位是否锁定并确定所述参考时钟延迟一个周期所需的相位延迟模块的整周期级数；所述参考时钟与所述目标时钟频率相同。本发明专利技术实施例能够提高相位锁定的精度和寻找锁定点的速度。找锁定点的速度。找锁定点的速度。
【技术实现步骤摘要】
相位调谐装置
[0001]本专利技术实施例涉及相位调谐技术，尤其涉及一种相位调谐装置。
技术介绍
[0002]数字电路的中高速接口数据传输通常由时钟和数据线组成，由于频率较高，为满足采样数据所必须的建立保持时间，通常无法使用时钟直接对数据进行采样，需要对时钟以及控制信号的相位进行调整后才可以使用。现有技术方案主要采用特定数量的延迟单元对时钟或数据进行延迟，然而，采用特定数量的延迟单元会存在如下的问题和风险：
[0003](1)由于延迟单元所产生的延迟会受外界环境变化的影响，当外界温度等因素变化时，很容易偏离最佳采样点，从而可能导致错误产生；
[0004](2)延迟单元的数量一般会根据频率设定，这样寻找到的采样相位精度不高；
[0005](3)在高速的多媒体卡或是EMMC卡的使用场景中，软件选择完相位后一般需要使用命令检查选择的相位和相邻的部分是否正确，以确定采样窗合理，并且在数据传输过程中需要重复这一动作，使得数据传输速率降低，如在高清摄像等应用中可能达不到速率要求，从而产生丢帧情况。
技术实现思路
[0006]本专利技术提供一种相位调谐装置，以提高相位锁定的精度和寻找锁定点的速度。
[0007]本专利技术实施例提供了一种相位调谐装置，所述相位调谐装置包括：
[0008]调谐单元，所述调谐单元包括延迟锁相环；
[0009]所述延迟锁相环包括由多级相位延迟模块组成的相位延迟链、由至少一级相位延迟模块组成的相位精度检测链、相位锁定控制模块及目标时钟相位延迟控制模块；所述相位延迟链的输出端与所述相位精度检测链的输入端电连接；
[0010]所述相位延迟模块被配置为对输入的信号进行相位延迟；
[0011]所述相位锁定控制模块被配置为控制所述相位延迟链中相位延迟模块使能的级数，并根据所述相位延迟链输入端输入的参考时钟、所述相位延迟链输出端的输出信号以及所述相位精度检测链的输出信号确定所述参考时钟的相位是否锁定并确定所述参考时钟延迟一个周期所需的相位延迟模块的整周期级数；
[0012]所述目标时钟相位延迟控制模块被配置为根据目标时钟的目标延迟相位及所述整周期级数确定所述目标时钟延迟所述目标延迟相位所需的相位延迟模块的级数；所述参考时钟与所述目标时钟频率相同。
[0013]可选地，所述相位延迟模块包括第一输入端、第二输入端、控制端、第一输出端及第二输出端；所述相位延迟模块被配置为根据其控制端的控制信号控制其输入端与输出端之间的导通状态；
[0014]在所述相位延迟链中，第一级相位延迟模块的第一输入端作为所述相位延迟链的输入端，第一级相位延迟模块的输出端作为所述相位延迟链的输出端；第N级相位延迟模块
的第一输入端与第N
‑
1级相位延迟模块的第二输出端电连接，第N级相位延迟模块的第二输入端与第N+1级相位延迟模块的第一输出端电连接，第N级相位延迟模块的第一输出端与第N
‑
1级相位延迟模块的第二输入端电连接，第N级相位延迟模块第二输出端与第N+1级相位延迟模块的第一输入端电连接；N为大于1的整数；和/或，
[0015]所述相位精度检测链由多级相位延迟模块组成，在所述相位精度检测链中，第一级相位延迟模块的第一输入端作为所述相位精度检测链的输入端，第一级相位延迟模块的输出端作为所述相位精度检测链的输出端；第N级相位延迟模块的第一输入端与第N
‑
1级相位延迟模块的第二输出端电连接，第N级相位延迟模块的第二输入端与第N+1级相位延迟模块的第一输出端电连接，第N级相位延迟模块的第一输出端与第N
‑
1级相位延迟模块的第二输入端电连接，第N级相位延迟模块第二输出端与第N+1级相位延迟模块的第一输入端电连接。
[0016]可选地，在所述相位延迟链中，所述多级相位延迟模块为S型排布；和/或，
[0017]所述相位精度检测链包括多级相位延迟模块，在所述相位精度检测链中，所述多级相位延迟模块为S型排布。
[0018]可选地，所述相位锁定控制模块包括第一D触发器和第二D触发器，所述第一D触发器的时钟端及所述第二D触发器的时钟端用于接入所述参考时钟，所述第一D触发器的输入端与所述相位延迟链的输出端电连接，所述第二D触发器的输入端与所述相位精度检测链的输出端电连接；所述相位锁定控制模块根据所述第一D触发器的输出信号及所述第二D触发器的输出信号确定所述整周期级数。
[0019]可选地，所述相位锁定控制模块还包括：
[0020]选通控制模块，所述选通控制模块的多个输出端与所述相位延迟链中多级相位延迟模块的控制端一一对应电连接，所述选通控制模块的输入端与所述相位延迟链的输出端及所述相位精度检测链的输出端电连接；
[0021]所述选通控制模块用于根据所述相位延迟链输出端的输出信号以及所述相位精度检测链的输出信号调整其输出端的信号，以调整所述相位延迟链中使能的相位延迟模块的级数。
[0022]可选地，所述选通控制模块还用于输入相位延迟链中相位延迟模块的初始使能级数及级数调整步长值，所述选通控制模块用于根据所述初始使能级数、所述级数调整步长值、所述相位延迟链输出端的输出信号以及所述相位精度检测链的输出信号调整其输出端的信号，以调整所述相位延迟链中使能的相位延迟模块的级数。
[0023]可选地，所述相位调谐装置还包括：
[0024]控制单元，所述控制单元用于配置所述初始使能级数、所述级数调整步长值、所述目标延迟相位及所述相位精度检测链中使能的相位延迟模块的级数。
[0025]可选地，所述调谐单元还包括：
[0026]第一锁定状态机，所述第一锁定状态机被配置具有IDLE状态、INLOCK状态、STABLE状态及RELOCK状态四种状态；
[0027]所述IDLE状态为所述相位调谐装置上电后的初始状态，且在任何状态下若所述相位调谐装置停止工作均转换为IDLE状态；
[0028]所述INLOCK状态为所述延迟锁相环锁定所述参考时钟延迟一个周期所需的相位
延迟模块的整周期级数的过程中状态，且若锁定完成则切换为STABLE状态；
[0029]所述STABLE状态为所述相位调谐装置稳定工作的状态，若失锁则转换为RELOCK状态；
[0030]所述RELOCK状态为所述相位调谐装置在所述STABLE状态检测到失锁后的状态，若重新锁定则切换为STABLE状态。
[0031]可选地，所述延迟锁相环还包括：
[0032]第二锁定状态机，所述第二锁定状态机被配置为具有IDLE状态、LOCK状态及STABLE状态三种状态；
[0033]所述IDLE状态为所述相位调谐装置上电后的初始状态，且在任何状态下若所述相位调谐装置停止工作均转换为IDLE状态；
[0034]所述LOCK状态为所述延迟锁相环锁定所述参考时钟延迟一个周期所需的相位延迟模块的整周期级数的过程中状态，若锁定完成则切换为STABLE状态；<本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种相位调谐装置，其特征在于，所述相位调谐装置包括：调谐单元，所述调谐单元包括延迟锁相环；所述延迟锁相环包括由多级相位延迟模块组成的相位延迟链、由至少一级相位延迟模块组成的相位精度检测链、相位锁定控制模块及目标时钟相位延迟控制模块；所述相位延迟链的输出端与所述相位精度检测链的输入端电连接；所述相位延迟模块被配置为对输入的信号进行相位延迟；所述相位锁定控制模块被配置为控制所述相位延迟链中相位延迟模块使能的级数，并根据所述相位延迟链输入端输入的参考时钟、所述相位延迟链输出端的输出信号以及所述相位精度检测链的输出信号确定所述参考时钟的相位是否锁定并确定所述参考时钟延迟一个周期所需的相位延迟模块的整周期级数；所述目标时钟相位延迟控制模块被配置为根据目标时钟的目标延迟相位及所述整周期级数确定所述目标时钟延迟所述目标延迟相位所需的相位延迟模块的级数；所述参考时钟与所述目标时钟频率相同。2.根据权利要求1所述的相位调谐装置，其特征在于，所述相位延迟模块包括第一输入端、第二输入端、控制端、第一输出端及第二输出端；所述相位延迟模块被配置为根据其控制端的控制信号控制其输入端与输出端之间的导通状态；在所述相位延迟链中，第一级相位延迟模块的第一输入端作为所述相位延迟链的输入端，第一级相位延迟模块的输出端作为所述相位延迟链的输出端；第N级相位延迟模块的第一输入端与第N
‑
1级相位延迟模块的第二输出端电连接，第N级相位延迟模块的第二输入端与第N+1级相位延迟模块的第一输出端电连接，第N级相位延迟模块的第一输出端与第N
‑
1级相位延迟模块的第二输入端电连接，第N级相位延迟模块第二输出端与第N+1级相位延迟模块的第一输入端电连接；N为大于1的整数；和/或，所述相位精度检测链由多级相位延迟模块组成，在所述相位精度检测链中，第一级相位延迟模块的第一输入端作为所述相位精度检测链的输入端，第一级相位延迟模块的输出端作为所述相位精度检测链的输出端；第N级相位延迟模块的第一输入端与第N
‑
1级相位延迟模块的第二输出端电连接，第N级相位延迟模块的第二输入端与第N+1级相位延迟模块的第一输出端电连接，第N级相位延迟模块的第一输出端与第N
‑
1级相位延迟模块的第二输入端电连接，第N级相位延迟模块第二输出端与第N+1级相位延迟模块的第一输入端电连接。3.根据权利要求1所述的相位调谐装置，其特征在于，在所述相位延迟链中，所述多级相位延迟模块为S型排布；和/或，所述相位精度检测链包括多级相位延迟模块，在所述相位精度检测链中，所述多级相位延迟模块为S型排布。4.根据权利要求1所述的相位调谐装置，其特征在于，所述相位锁定控制模块包括第一D触发器和第二D触发器，所述第一D触发器的时钟端及所述第二D触发器的时钟端用于接入所述参考时钟，所述第一D触发器的输入端与所述相位延...
【专利技术属性】
技术研发人员：申思远，刘秋平，吴国锋，李祥军，
申请(专利权)人：宸芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。