【技术实现步骤摘要】
用于芯片设计的内存上电下电管脚重连方法及装置
[0001]本公开一般地芯片设计领域。更具体地，本公开涉及用于芯片设计的内存上电下电管脚重连方法和装置。
技术介绍
[0002]随着集成电路的发展，对于集成电路的稳定性的要求越来越高。目前，在设计芯片时，设计者只会根据功能和使用需求对芯片内存单元进行上下电连接，而并没有考虑到内存单元的物理分布位置。一个驱动通常会并行为多个内存单元进行上下电，使得在上电或者下电时会瞬间造成电源网络比较大的压降，甚至会损坏芯片中的一些组成单元，例如供电部件。因此如何获得一种能够考虑到内存单元实际的物理分布位置而减少上电下电对电源网络影响的方法成为现有技术中需要解决的问题。
技术实现思路
[0003]为了至少部分地解决
技术介绍
中提到的技术问题，本公开的方案提供了一种用于芯片设计的内存上电下电管脚重连方法和装置。
[0004]在一个方面中，本公开提供一种用于芯片设计的内存上电下电管脚重连方法，所述方法包括：根据上电下电管脚的驱动管脚对芯片中的全部内存单元进行预分组，以形成多个内存...
【技术保护点】
【技术特征摘要】
1.一种用于芯片设计的内存上电下电管脚重连方法，其中，所述方法包括：根据上电下电管脚的驱动管脚对芯片中的全部内存单元进行预分组，以形成多个内存组；根据聚类算法对每个内存组中的内存单元进行分组，以形成多个内存小组；根据物理位置分别对每个内存小组中的内存单元的上电下电管脚进行重新连接。2.根据权利要求1所述的用于芯片设计的内存上电下电管脚重连方法，其中，在根据上电下电管脚的驱动管脚对芯片中的全部内存单元进行预分组以形成多个内存组之前，所述方法还包括：将所述全部内存单元的上电下电管脚所连接的缓冲器树移除。3.根据权利要求1所述的用于芯片设计的内存上电下电管脚重连方法，其中，所述根据上电下电管脚的驱动管脚对芯片中的全部内存单元进行预分组，以形成多个内存组包括：确定所述全部内存单元的上电下电管脚的驱动管脚；将每个驱动管脚所连接的所有内存单元作为一个内存组。4.根据权利要求3所述的用于芯片设计的内存上电下电管脚重连方法，其中，所述聚类算法包括kmean聚类算法。5.根据权利要求4所述的用于芯片设计的内存上电下电管脚重连方法，其中，所述根据聚类算法对每个内存组中的内存单元进行分组，以形成多个内存小组包括：步骤1：获取中心位置；步骤2：根据所述中心位置和对应的所述内存组中的所有内存单元的物理位置，确定与每个中心位置对应的中间小组；步骤3：根据每个中间小组中的所有内存单元的物理位置，更新与每个中间小组对应的中心位置；步骤4：当更新前的中心位置与更新后的中心位置之间的距离小于或等于预设阈值时，将所有所述中间小组作为所述内存小组；当更新前的中心位置与更新后的中心位置之间的距离大于预设阈值时，根据更新后的中心位置重复执行步骤2至步骤4。6.根据权利要求5所述的用于芯片设计的内存上电下电管脚重连方法，其中，所述步骤1包括：根据每个内存组中的内存单元的物理位置，确定中心位置的数量，并针对每个内存组随机选取所述数量的中心位置。7.根据权利要求6所述的用于芯片设计的内存上电下电管脚重连方法，其中，所述步骤2包括：根据所述内存组中的所有内存单元各自的物理位置，确定距离每个内存单元最近的一个中心位置，并确定对应关系；...
【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海寒武纪信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。