时钟信号接收电路及时钟信号传输电路制造技术

本发明专利技术涉及一种时钟信号接收电路及时钟信号传输电路。其中，时钟信号接收电路，包括：RS触发单元、第一负反馈单元、第二负反馈单元、第一反相器、第二反相器、第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管。本发明专利技术通过第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管构成动态锁存，与第一负反馈单元、第二负反馈单元构成负反馈通路，第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管级联交叉耦合的方式实现差分信号传递，降低信号传输的整体功耗，同时确保信号传递的稳定性，并且增加了时钟频率的工作范围。率的工作范围。率的工作范围。

【技术实现步骤摘要】
时钟信号接收电路及时钟信号传输电路


[0001]本专利技术涉及射频通信
，特别是涉及一种时钟信号接收电路及时钟信号传输电路。

技术介绍

[0002]在射频通信领域中，通过将晶体振荡电路产生的参考时钟信号输入至芯片的各个模块，使得芯片正常工作，参考时钟信号在发送和接收过程中会出现抖动误差，但对于芯片各模块能够保持正常工作的最基本要求即参考时钟信号需要保证高精度、低抖动和低温漂。因此，参考时钟信号的稳定性直接影响芯片各模块是否工作正常，并且对芯片整体性能和功能均有影响。
[0003]目前对于参考时钟信号的传输一般通过运放电流驱动方式进行传输，但电路结构功耗占比太大，不利于芯片的应用和开发。

技术实现思路

[0004]基于此，有必要提供一种能够远距离传输的低功耗时钟信号接收电路及时钟信号传输电路。
[0005]一种时钟信号接收电路，包括：RS触发单元、第一负反馈单元、第二负反馈单元、第一反相器、第二反相器、第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；
[0006]所述第一PMOS管的栅极与所述第二PMOS管的漏极连接，所述第一PMOS管的源极与所述第一负反馈单元的输出端连接，所述第一PMOS管的漏极用于接收第一时钟信号；
[0007]所述第一NMOS管的栅极与所述第二NMOS管的漏极连接，所述第一NMOS管的源极与所述第一负反馈单元的输出端连接，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接；
[0008]所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第二PMOS管的源极与所述第二负反馈单元的输出端连接；
[0009]所述第二NMOS管的栅极与所述第一NMOS管的漏极连接，所述第二NMOS管的源极与所述第二负反馈单元的输出端连接，所述第二NMOS管的漏极用于接收第二时钟信号；所述第一时钟信号与第二时钟信号互为差分时钟信号；
[0010]所述RS触发单元的第一输入端与所述第一PMOS管的漏极连接，所述RS触发单元的第二输入端与所述第二NMOS管的漏极连接，所述RS触发单元的第一输出端与所述第一反相器的输入端连接，所述RS触发单元的第二输出端与所述第二反相器的输入端连接；
[0011]所述第一反相器用于输出第一时钟传输信号，所述第二反相器用于输出第二时钟传输信号。
[0012]在其中一个实施例中，时钟信号接收电路还包括：
[0013]第一缓冲器，所述第一缓冲器的输入端用于连接所述第一PMOS管的漏极，所述第一缓冲器的输出端与所述RS触发单元的第一输入端连接；
[0014]第二缓冲器，所述第二缓冲器的输入端用于连接所述第二NMOS管的漏极，所述第二缓冲器的输出端与所述RS触发单元的第二输入端连接。
[0015]在其中一个实施例中，所述RS触发单元包括：第一与非门及第二与非门；
[0016]所述第一与非门的第一输入端用于连接所述第一PMOS管的漏极，所述第一与非门的第二输入端与所述第二与非门的输出端连接，所述第一与非门的输出端与所述第一反相器的输入端连接；
[0017]所述第二与非门的第一输入端用于连接所述第二NMOS管的漏极，所述第二与非门的第二输入端与所述第一与非门的输出端连接，所述第二与非门的输出端与所述第二反相器的输入端连接。
[0018]在其中一个实施例中，所述第一负反馈单元包括：第一负反馈延时模组、第三PMOS管、第四PMOS管、第三NMOS管及第四NMOS管；
[0019]所述第一负反馈延时模组的输入端与所述第一反相器的输出端连接，所述第一负反馈延时模组的输出端分别与所述第三PMOS管的栅极、所述第三NMOS管的栅极连接；
[0020]所述第三PMOS管的源极与所述第四PMOS管的源极连接，所述第三PMOS管的漏极与所述第一PMOS管的源极连接；
[0021]所述第三NMOS管的源极与所述第四NMOS管的源极连接，所述第三NMOS管的漏极与所述第一NMOS管的源极连接；
[0022]所述第四PMOS管的源极用于与工作电源连接，所述第四PMOS管的漏极与所述第三PMOS管的漏极连接，所述第四POMS管的栅极用于接收第一控制信号；
[0023]所述第四NMOS管的源极用于接地，所述第四NMOS管的漏极与所述第三NMOS管的漏极连接，所述第四NMOS管的栅极用于接收第二控制信号。
[0024]在其中一个实施例中，所述第一负反馈延时模组包括第三缓冲器及第四缓冲器；
[0025]所述第三缓冲器的输入端与所述第一反相器的输出端连接，所述第三缓冲器的输出端与所述第四缓冲器的输入端连接；
[0026]所述第四缓冲器的输出端分别与所述第三PMOS管的栅极、所述第三NMOS管的栅极连接。
[0027]在其中一个实施例中，所述第二负反馈单元包括：第二负反馈延时模组、第五PMOS管、第六PMOS管、第五NMOS管及第六NMOS管；
[0028]所述第二负反馈延时模组的输入端与所述第二反相器的输出端连接，所述第二负反馈延时模组的输出端分别与所述第五PMOS管的栅极、所述第五NMOS管的栅极连接；
[0029]所述第五PMOS管的源极与所述第六PMOS管的源极连接，所述第五PMOS管的漏极与所述第二PMOS管的源极连接；
[0030]所述第五NMOS管的源极与所述第六NMOS管的源极连接，所述第五NMOS管的漏极与所述第二NMOS管的源极连接；
[0031]所述第六PMOS管的源极用于与工作电源连接，所述第六PMOS管的漏极与所述第五PMOS管的漏极连接，所述第六POMS管的栅极用于接收第一控制信号；
[0032]所述第六NMOS管的源极用于接地，所述第六NMOS管的漏极与所述第五NMOS管的漏极连接，所述第六NMOS管的栅极用于接收第二控制信号。
[0033]在其中一个实施例中，所述第二负反馈延时模组包括第五缓冲器及第六缓冲器；
[0034]所述第五缓冲器的输入端与所述第二反相器的输出端连接，所述第五缓冲器的输出端与所述第六缓冲器的输入端连接；
[0035]所述第六缓冲器的输出端分别与所述第五PMOS管的栅极、所述第五NMOS管的栅极连接。
[0036]在其中一个实施例中，所述时钟信号接收电路还包括：第七NMOS管及第八NMOS管；
[0037]所述第七NMOS管的源极与所述第一PMOS管的漏极连接，所述第七NMOS管的漏极用于连接所述第一PMOS管的漏极，所述第七NMOS管的栅极用于连接使能信号输出端；
[0038]所述第八NMOS管的源极与所述RS触发单元的第一输入端连接，所述第八NMOS管的漏极用于连接所述第二NMOS管的漏极，所述第八NMOS管的栅极用于连接所述使能信号输出端。
[0039]一种时钟信号传输电路，包括如上述的时钟信号接收电路，以及
[0040]时钟信号发送电路，所述时钟信号发送电路包括第三反相器、第四本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号接收电路，其特征在于，包括：RS触发单元、第一负反馈单元、第二负反馈单元、第一反相器、第二反相器、第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；所述第一PMOS管的栅极与所述第二PMOS管的漏极连接，所述第一PMOS管的源极与所述第一负反馈单元的输出端连接，所述第一PMOS管的漏极用于接收第一时钟信号；所述第一NMOS管的栅极与所述第二NMOS管的漏极连接，所述第一NMOS管的源极与所述第一负反馈单元的输出端连接，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接；所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第二PMOS管的源极与所述第二负反馈单元的输出端连接；所述第二NMOS管的栅极与所述第一NMOS管的漏极连接，所述第二NMOS管的源极与所述第二负反馈单元的输出端连接，所述第二NMOS管的漏极用于接收第二时钟信号；所述第一时钟信号与第二时钟信号互为差分时钟信号；所述RS触发单元的第一输入端与所述第一PMOS管的漏极连接，所述RS触发单元的第二输入端与所述第二NMOS管的漏极连接，所述RS触发单元的第一输出端与所述第一反相器的输入端连接，所述RS触发单元的第二输出端与所述第二反相器的输入端连接；所述第一反相器用于输出第一时钟传输信号，所述第二反相器用于输出第二时钟传输信号。2.根据权利要求1所述的时钟信号接收电路，其特征在于，时钟信号接收电路还包括：第一缓冲器，所述第一缓冲器的输入端用于连接所述第一PMOS管的漏极，所述第一缓冲器的输出端与所述RS触发单元的第一输入端连接；第二缓冲器，所述第二缓冲器的输入端用于连接所述第二NMOS管的漏极，所述第二缓冲器的输出端与所述RS触发单元的第二输入端连接。3.根据权利要求1所述的时钟信号接收电路，其特征在于，所述RS触发单元包括：第一与非门及第二与非门；所述第一与非门的第一输入端用于连接所述第一PMOS管的漏极，所述第一与非门的第二输入端与所述第二与非门的输出端连接，所述第一与非门的输出端与所述第一反相器的输入端连接；所述第二与非门的第一输入端用于连接所述第二NMOS管的漏极，所述第二与非门的第二输入端与所述第一与非门的输出端连接，所述第二与非门的输出端与所述第二反相器的输入端连接。4.根据权利要求1所述的时钟信号接收电路，其特征在于，所述第一负反馈单元包括：第一负反馈延时模组、第三PMOS管、第四PMOS管、第三NMOS管及第四NMOS管；所述第一负反馈延时模组的输入端与所述第一反相器的输出端连接，所述第一负反馈延时模组的输出端分别与所述第三PMOS管的栅极、所述第三NMOS管的栅极连接；所述第三PMOS管的源极与所述第四PMOS管的源极连接，所述第三PMOS管的漏极与所述第一PMOS管的源极连接；所述第三NMOS管的源极与所述第四NMOS管的源极连接，所述第三NMOS管的漏极与所述第一NMOS管的源极连接；所述第四PMOS管的源极用于与工作电源连接，所述第四PMOS管的漏极与所述第三PMOS管的漏极连接，所述第四POMS管的栅极用于接高电平；
所述第四NMOS管的源极用于接地，所述第四NMOS管的漏极与所述第三NMOS管的漏极连接，所述第四NMOS管的栅极用于接低电平。...

【专利技术属性】
技术研发人员：胡继敦，陈春平，
申请(专利权)人：珠海市杰理科技股份有限公司，
类型：发明
国别省市：