本发明专利技术公开了一种电源监控电路及开关电源,电源监控电路包括:核心采样控制模块,用于根据电源电压的电平状态输出具有第一逻辑电平的第一控制信号;电荷泵,用于根据不同的复位指示信号的有效电平状态产生相应的基准电压;逻辑电平转换模块,用于根据基准电压转换第一控制信号的逻辑电平,以输出具有第二逻辑电平的第二控制信号;输出模块,包括至少一个开关管,栅极接收第二控制信号,开关管用于在导通时于漏极输出有效的复位指示信号,且开关管为耗尽型晶体管。该电路能够在电源电压为0V时即可正常工作,且占用面积小,稳定性和准确性高。性高。性高。
【技术实现步骤摘要】
电源监控电路及开关电源
[0001]本专利技术涉及电力电子
,具体涉及一种电源监控电路及开关电源。
技术介绍
[0002]对于电源监控芯片等电路,要求输出引脚能在尽量低的电源电压下也具有提供正确指示电压的能力,并提供具有足够低的输出阻抗。为防止电源故障,大部分电路系统中,应用电源监控芯片对系统电源电压进行监控,在电源电压低于系统工作电压时,电源监控芯片输出逻辑高电平或者逻辑低电平给核心电路,实现电路复位。这要求电源监控芯片能在极低的电源电压下给系统后级芯片提供正确的复位指示,这需要复位芯片在极低电压下即可工作。
[0003]电源监控芯片电路(下文中简称为电源监控电路)10的典型电路结构可参考图1,包括输出电路11和与该输出电路11连接的核心采样控制电路12,输出电路11包括串联于电源电压VCC输入端与参考地GND之间的晶体管M10和晶体管M11,晶体管M0和晶体管M1的栅极则均与核心采样控制电路12的输出端连接。以低电平为有效复位电平举例,针对前述问题,传统的解决方案通常为增加输出电路11中晶体管M10和晶体管M11的宽长比,降低输出电路11的导通阻抗,以及在输出端外接外置电阻R。针对该方案,增加外置电阻R会增加系统整体功耗。而增加输出电路11中晶体管M10和晶体管M11的宽长比不仅增大了芯片面积,并且该电路并没有彻底解决低电压工作的难题,它通常需要核心电路能在低电压工作。
[0004]因此,有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
技术实现思路
[0005]为了解决上述技术问题,本专利技术提供了一种电源监控电路及开关电源,该电源监控电路在电源电压为0V时即可正常工作,且占用面积小,稳定性和准确性高。
[0006]根据本公开第一方面,提供了一种电源监控电路,包括:核心采样控制模块,与电源电压输入端连接,用于根据所述电源电压的电平状态输出具有第一逻辑电平的第一控制信号;
[0007]电荷泵,用于根据不同的复位指示信号的有效电平状态产生相应的基准电压;
[0008]逻辑电平转换模块,分别与所述输出模块、所述核心采样控制模块和所述电荷泵连接,用于根据所述基准电压转换所述第一控制信号的逻辑电平,以输出具有第二逻辑电平的第二控制信号;
[0009]输出模块,用于根据所述第二控制信号提供复位指示信号,所述复位指示信号用于表征所述电源电压的电平状态,
[0010]其中,所述输出模块包括至少一个开关管,栅极接收所述第二控制信号,所述开关管用于在导通时于漏极输出有效的所述复位指示信号,且所述开关管为耗尽型晶体管。
[0011]可选地,所述输出模块为包括:第一开关管和第二开关管,
[0012]所述第一开关管和所述第二开关管依次串联于电源电压输入端和参考地之间,所
述第一开关管的栅极接收所述第一控制信号或所述第二控制信号,所述第二开关管的栅极接收所述第二控制信号,
[0013]其中,所述第一开关管为增强型PMOS晶体管,所述第二开关管为耗尽型NMOS晶体管,所述输出模块于所述第二开关管的漏极处输出所述复位指示信号,且所述复位指示信号为低电平状态时有效。
[0014]可选地,所述输出模块为包括:第一电阻和第三开关管,
[0015]所述第一电阻和所述第三开关管依次串联于电源电压输入端和参考地之间,所述第三开关管的栅极接收所述第二控制信号,
[0016]其中,所述第三开关管为耗尽型NMOS晶体管,所述输出模块于所述第三开关管的漏极处输出所述复位指示信号,且所述复位指示信号为低电平状态时有效。
[0017]可选地,所述输出模块为包括:第四开关管和第五开关管,
[0018]所述第四开关管和所述第五开关管依次串联于电源电压输入端和参考地之间,所述第四开关管的栅极接收所述第一控制信号或所述第二控制信号,所述第五开关管的栅极接收所述第二控制信号,
[0019]其中,所述第四开关管为耗尽型PMOS晶体管,所述第五开关管为增强型NMOS晶体管,所述输出模块于所述第四开关管的漏极处输出所述复位指示信号,且所述复位指示信号为高电平状态时有效。
[0020]可选地,所述输出模块为包括:第六开关管和第二电阻,
[0021]所述第六开关管和所述第二电阻依次串联于电源电压输入端和参考地之间,所述第六开关管的栅极接收所述第二控制信号,
[0022]其中,所述第六开关管为耗尽型PMOS晶体管,所述输出模块于所述第六开关管的漏极处输出所述复位指示信号,且所述复位指示信号为高电平状态时有效。
[0023]可选地,所述电荷泵为产生具有负电压的基准电压。
[0024]可选地,所述电荷泵为产生具有大于所述电源电压的基准电压。
[0025]可选地,当所述第一逻辑电平为所述电源电压时,所述第二逻辑电平也为所述电源电压;
[0026]当所述第一逻辑电平为0时,所述第二逻辑电平为所述基准电压。
[0027]可选地,当所述第一逻辑电平为所述电源电压时,所述第二逻辑电平为0;
[0028]当所述第一逻辑电平为0时,所述第二逻辑电平为所述基准电压。
[0029]根据本公开第二方面,提供了一种开关电源,包括控制电路和功率电路,该控制电路包括控制模块和如上所述的电源监控电路。
[0030]本专利技术的有益效果是:本公开涉及一种电源监控电路及开关电源,在电源监控电路中采用耗尽型的晶体管来作为输出复位指示信号的输出级晶体管,由于耗尽型晶体管的导通特性,使得电源监控电路即使在电源电压很低时也能够正常导通,并正确输出有效的复位指示信号。同时,在电源监控电路中还设置有电荷泵和逻辑电平转换模块,利用逻辑电平转换模块基于电荷泵输出的基准电压转换输出至开关管的控制信号的逻辑电平,也使得在电源电压升高、核心电路正常工作后仍然可以正确的实现开关管的开启和关闭,有效的确保了输出的复位指示信号的准确性。
[0031]另一方面,电路在没有外接外置电阻的情况下即可实现正确的复位指示信号输
出,进而占用面积很小。
[0032]应当说明的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本专利技术。
附图说明
[0033]通过以下参照附图对本专利技术实施例的描述,本专利技术的上述以及其他目的、特征和优点将更为清楚。
[0034]图1示出现有的一种电源监控电路的电路结构示意图;
[0035]图2示出根据本公开实施例提供的电源监控电路的结构框图;
[0036]图3示出根据本公开第一实施例提供的电源监控电路的电路结构示意图;
[0037]图4示出根据本公开第二实施例提供的电源监控电路的电路结构示意图;
[0038]图5示出根据本公开第三实施例提供的电源监控电路的电路结构示意图;
[0039]图6示出根据本公开第四实施例提供的电源监控电路的电路结构示意图。
具体实施方式
[0040]为了便于理解本专利技术,下面将参照相关本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电源监控电路,其中,包括:核心采样控制模块,与电源电压输入端连接,用于根据所述电源电压的电平状态输出具有第一逻辑电平的第一控制信号;电荷泵,用于根据不同的复位指示信号的有效电平状态产生相应的基准电压;逻辑电平转换模块,分别与所述输出模块、所述核心采样控制模块和所述电荷泵连接,用于根据所述基准电压转换所述第一控制信号的逻辑电平,以输出具有第二逻辑电平的第二控制信号;输出模块,用于根据所述第二控制信号提供复位指示信号,所述复位指示信号用于表征所述电源电压的电平状态,其中,所述输出模块包括至少一个开关管,栅极接收所述第二控制信号,所述开关管用于在导通时于漏极输出有效的所述复位指示信号,且所述开关管为耗尽型晶体管。2.根据权利要求1所述的电源监控电路,其中,所述输出模块为包括:第一开关管和第二开关管,所述第一开关管和所述第二开关管依次串联于电源电压输入端和参考地之间,所述第一开关管的栅极接收所述第一控制信号或所述第二控制信号,所述第二开关管的栅极接收所述第二控制信号,其中,所述第一开关管为增强型PMOS晶体管,所述第二开关管为耗尽型NMOS晶体管,所述输出模块于所述第二开关管的漏极处输出所述复位指示信号,且所述复位指示信号为低电平状态时有效。3.根据权利要求1所述的电源监控电路,其中,所述输出模块为包括:第一电阻和第三开关管,所述第一电阻和所述第三开关管依次串联于电源电压输入端和参考地之间,所述第三开关管的栅极接收所述第二控制信号,其中,所述第三开关管为耗尽型NMOS晶体管,所述输出模块于所述第三开关管的漏极处输出所述复位指示信号,且所述复位指示信号为低电平状态时有效。4.根据权利要求1所述的电源监控电路,其中...
【专利技术属性】
技术研发人员:王欢,
申请(专利权)人:圣邦微电子北京股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。