电压型脉宽调制变频器制造技术

本实用新型专利技术涉及一种电压型脉宽调制（ＰＷＭ）变频器，其特点是脉冲生成电路为一个二倍脉冲宽度的信号发生器，它由三个相同的单元组成，每一单元由两个选择器１６、１７及电阻Ｒ↓［１］、Ｒ↓［２］、Ｒ↓［３］，电容Ｃ↓［１］、Ｃ↓［２］及二极管Ｄ↓［１］、Ｄ↓［２］、Ｄ↓［３］和比较器１８连接而成。其优点是ＣＰＵ对存储器的访问次数减半，从而留出更多时间去完成数据计算和控制信号的处理工作；另外，驱动电路为光电耦合推挽输出，具有过电流保护功能，开关电源能使一旦断电的变频器不致失控。（*该技术在2003年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电压型脉宽调制(PWM)变频器，它广泛用于金属磨削机床、纺织、印染、造纸、冶金、风机、水泵、压缩机、空调机、搅拌机等需调速的领域。现有的PWM变频器的系统框图如图5所示，它由交流电源1、三相整流桥2、滤波电容3、逆变桥4、电动机5、速度设定器7、V／f变换器8、CPU9、保护回路10、三相定时器12、脉冲生成电路13、延迟电路14、驱动电路15组成。交流电源1提供的电压经三相整流桥2和滤波电容3后形成平稳直流电压，该直流电压经逆变桥4作变频变换后加到电动机5上，另一方面，为了控制逆变桥4，由速度设定器7提供速度指令电压经V／F变换器8变换为频率指令F后送入CPU9，CPU9根据应该提供给电机5的电压／频率关系计算PWM脉冲电平变化的时刻，向三相定时器12写入定时时间，定时器12利用CPU9提供的CATE(选通)信号自清零并启动定时器12计时，在经过预定的定时时间后输出不同的三相定时信号OUT0、OUT1、OUT2，经脉冲生成电路13即可编程的陈列逻辑单元PAL对这三个信号进行逻辑运算，生成三相PWM脉冲模式，该模式经延迟电路14作导通延迟处理后加到驱动电路15，其输出信号直接驱动逆变桥4上各元件。图6为PAL的详细内部结构，三相定时器12的输出OUT0、OUT1、OUT2经反相器30、31、32反相，另一方面RESET(复位)信号经反相器33反相后加到D触发器36的CLK端，定时信号OUT0经反相器34反相后加到D触发器36的CK端，其输出端Q的信号经反相器35反相，D触发器36的 与其D端相连，与门40、41、42的一个输入端与D触发器的Q端相连，其另一输入端与OUT0、OUT1、OUT2相连，与门43、44、45的输入端与非门35的输出端相连，其另一输入端与非门30、31、32的输出端相连，与门40和43、41和44、42和45的输出分别加到或门50、51、52的输入端。PAL的动作原理如图7的时序图所示，由于三相脉冲PWM0、PWM1、PWM2相差120°，下面仅就PWM0的生成作一说明。在用CPU计算并确定PWM脉冲宽度时不存在载波的问题，为了便于理解，仍假定载波周期为T，且定义U相的脉冲信号PWM0的宽度为L2＋L3(L2和L3不一定相等)，当CPU复位之后，D触发器36输出端Q为低电平L，CATE信号以T／2为周期反复向定时器12提供一个负窄脉冲，此时，OUT0被复位为L，CPU通过数据总线DB向定时器写入t1、t3时间，OUT0在t1、t3期间为L，在t2、t4期间变为高电平H。另外，OUT0经非门34加到D触发器36的CK端，于是其输出端Q形成前T／2期间为H，后T／2期间为L的B信号，上述A、B信号又经过非门30、35反相后，分别加到与门40、43，其输出加到或门50，从而得到PWM0，即PWM0＝A·B＋ ，PWM1、PWM2的形成可依次类推。综止所述，为了生成PWM0、PWM1、PWM2则CPU9必须在T时间内向定时器12写两次数(t1、t3)，对于三相变频器，为了生成PWM0、PWM1、PWM2，则CPU9必须在一个T时间内向定时器12写6次定时数据，这些数据是存放在EPROM内，为此CPU9必须在载波周期T内6次分别访向存贮器和定时器，经实验结果表明，使用10KHZ晶振的CPU访向三次存贮器和定时器需要46μs(微秒)，如果访向6次，则需约92μs，这在载波频率比较低的情况下，还不会出现什么问题，但是近来由于高速半导体开关器件的普及，开发和应用高载波变频器势在必行。如所周知，载波频率越高，载波周期T越短，假定载波频率为10KHZ，则周期T＝100μs，如上所述，在T时间(即100μs)内，CPU9访向6次存贮器和定时器，需要花费约92μs时间，因此剩下只有8μs时间，而对数字式变频器来说，CPU9有着大量数据和控制信号等待处理，CPU在这剩下的8μs时间里几乎做不了任何事情。因而现有变频器硬件结构的缺点是CPU对存储器和定时器访向次数太多，不宜用于高载波变频器。本技术目的是提供一种新型的PWM变频器，使得CPU对存储器和定时器的访向次数减半，从而留出更多时间去完成数据计算和控制信号的处理工作。本技术的技术方案是在现有技术基础上作了很大的改进。它由交流电源、三相整流桥、滤波电容、逆变桥、电动机、开关电源、速度设定器、电压频率变换器、微处理器CPU、保护回路、三相定时器、脉冲生成电路、延迟电路、驱动电路组成，把原有脉冲生成电路、即可编程序陈列逻辑电路(PAL)改为二倍频脉冲宽度信号发生器，它由三个相同的单元组成，每一单元由两个选择器经电阻、电容及二极管和比较器连接而成，定时器的一相定时输出信号分别送入两个选择器，时钟信号及其反相后的信号分别控制两个选择器的选择端，两个选择器经各自的电阻后加到比较器的“＋”、“－”端，比较器的“＋”端经两个二极管后分别与定时器的一相定时输出端及比较器的输出端连接，比较器的电源端与两个选择器的输入端相连接，并经一电阻后与比较器输出端相连，比较器的“＋”、“－”输入端子之间接有两个电容，其中点接地，时钟信号经二极管与比较器的“－”端相连接，通过这样连接而成的脉冲生成电路，就可利用微处理器CPU的周期为T的选通(GATE)信号复位定时器，并启动定时器对时间t′定时，当定时时间到时其输出电平发生变化，以此进一步生成PWM模式，使得开关器件在t′期间关断(或导通)，在t″＋t″期间导通(或关断)。这类PWM脉冲生成电路及以此为特征的PWM变频装置，使得CPU对存储器和定时器的访向次数减半，从而留出更多时间去完成数据计算和控制信号的处理工作。本技术的实施例结合附图作详细说明。附图说明图1为本技术电路框图；图2为本技术脉冲生成电路原理图；图3为本技术工作原理图；图4两种变频装置的PWM脉冲波形图；图5为现有的变频器电路框图6为现有的变频器脉冲生成电路原理图；图7为现有的变频器脉冲生成原理图；图8为用光电耦合器耦合的推挽驱动电路；图9具有封锁能力的光电耦合器耦合的推挽驱动电路；图10开关电源电路图。由图1所示，本技术电压型脉宽调制变频器由交流电源1、三相整流桥2、滤波电容3、逆变桥4、电动机5、开关电源6、速度设定器7、电压频率变换器8，微处理器CPU9、保护回路10、三相定时器12、脉冲生成电路13、延迟电路14、驱动电路15组成，由图2所示，脉冲生成电路13为一个二倍脉冲宽度的信号发生器，它由三个相同单元组成，现以一个单元举例说明。一个单元由两个选择器16、17经电阻R1、R2、R3，电容C1、C2、及二极管D1、D2、D3和比较器18组成，定时器的一相定时输出信号OUT0分别输入到选择器16、17，时钟信号CLK直接控制选择器17的选择端，CLK信号经反相后控制选择器16的选择端，选择器16的输出经电阻R1后加到比较器18的“＋”端，选择器17的输出经电阻R2后加到比较器18的“－”端，“＋”端经二极管D1和D2分别接OUT0和比较器的输出端PWM0，比较器18的电源与选择器16、17的输入端相连接，并经电阻R3与本身的输出端相连，比较器“＋”、“－”输入端之间接有电容C1、C2，C1、C本文档来自技高网...

【技术保护点】
一种电压型脉宽调制变频器，它由交流电源（１）、三相整流桥（２）、滤波电容（３）、逆变桥（４）、电动机（５）、开关电源（６）、速度设定器（７）、电压频率变换器（８）、微处理器ＣＰＵ（９）、保护回路（１０）、三相定时器（１２）、脉冲生成电路（１３）、延迟电路（１４）、驱动电路（１５）组成，其特征在于，脉冲生成电路为一个二倍脉冲宽度的信号发生器，它由三个相同的单元组成，每单元由两个选择器（１６）、（１７）经电阻Ｒ１、Ｒ２、Ｒ３，电容Ｃ１、Ｃ２及二极管Ｄ１、Ｄ２、Ｄ３和比较器（１８）连接而成，定时器（１２）的一相定时输出信号分别输入到选择器（１６）、（１７）的输入端，时钟信号ＣＬＫ直接控制选择器（１７）的选择端，ＣＬＫ经反相后的信号控制选择器（１６）的选择端，选择器（１６）的输出端经电阻Ｒ１后加到比较器１８的“＋”端，选择器（１７）的输出端经电阻Ｒ２后加到比较器（１８）的“－”端，“＋”端经二极管Ｄ１和Ｄ２分别接三相定时器的其中一相定时输出端和比较器（１８）的输出端，比较器（１８）的电源端Ｖｃ与选择器１６、１７的输入端相连接，并经电阻Ｒ３与本身的输出端相连，比较器的“＋”、“－”输入端子之间接有电容Ｃ１、Ｃ２，Ｃ１、Ｃ２的中点接地，ＣＬＫ还经二极管Ｄ３与比较器（１８）的“－”端相连。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈国呈，
申请(专利权)人：陈国呈，
类型：实用新型
国别省市：31[中国|上海]