一种适用于中低精度高速低功耗ADC的三级比较器系统技术方案

本发明专利技术请求保护一种适用于中低精度高速低功耗ADC的三级比较器系统，其包括第一级四输入两输出动态小信号前置放大器、第二级两输入两输出动态小信号前置放大器和锁存器，其中动态前置放大器包括输入差分对管、尾电荷源和电荷转向支路；锁存器包括输入级、锁存级和输出级。本发明专利技术的目的在于能够通过使比较器电路中的所有模块全部改进为动态结构，当没有控制时序输入时电路处于断路状态，消除静态电流，从而使功耗得到进一步降低。另一方面通过两级动态前置放大器自身的增益倍数压低了比较器输入端的失调电压，使比较器的精度得到保障。创新点在于相比较传统架构，本发明专利技术基于全动态三级结构对电路功耗和失调电压的降低有着显著的效果。著的效果。著的效果。

【技术实现步骤摘要】
一种适用于中低精度高速低功耗ADC的三级比较器系统


[0001]本专利技术属于模拟集成电路领域，主要涉及到一种将传统静态比较器结构改为全动态带两级小信号前置放大器的结构，并利用动态小信号前置放大器的快速响应和自带一定增益的特性，以提高比较器工作速度，降低电路失调电压，并减小静态功耗。

技术介绍

[0002]随着现代CMOS集成电路工艺的迅猛发展，社会对模拟集成电路的需求不仅没有像上世纪末专家们预言的那样被数字电路完全取代，反而呈现出蓬勃发展的趋势，究其原因是因为电路在使用和工作过程中不可避免的会遇到模拟信号和数字信号之间的转换，自然界中的信号从宏观上来讲都是模拟量，而计算机处理的是数字信号，如何将自然界中的模拟量转换为计算机能够处理的数字量就需要借助比较器将输入的模拟差分信号转换成数字电平，所以比较器大量用于模数转换器中(ADC)。
[0003]而近年来随着5G技术以及物联网时代的到来，数据规模开始迅速膨胀，人们对高速通信系统的需求越来越高。为了适应高速数据传输的要求，高速低功耗的比较器成为了实现高速数据传输的关键，比较器的速度、功耗、失调等性能对几乎所有电路的判决过程都有着至关重要的影响。同时对超低功耗、高速模数转换器的需求也在不断地推动比较器的发展，而在高速低功耗领域要求比较器能够最大限度地提高速度和能量利用效率。
[0004]相比于传统的静态比较器，动态比较器能够有效地降低再生阶段的锁存器响应时间，进而减小比较器整体传输时延，同时利用失调消除技术，显著降低了比较器的输入失调电压。动态比较器主要包含了锁存器和前置放大器，一些高精度构型还会额外附带失调消除回路，但同时会在输入端引入比较大的回踢噪声。而出于比较器建立时间的考虑，需要牺牲比较器的一部分直流增益来提高比较器的速度，将多个低增益的比较器级联可以弥补损失的直流增益。锁存器的传输延时定义为从电路的初始状态转换到稳定的最终状态所需要的时间，这个延时决定了锁存器的最快工作速度，而引入前置放大器能使这一延时得到改善，提高比较器的最大工作速度。
[0005]经过检索，申请公开号CN107342752A一种与标准CMOS工艺兼容的低功耗高速高精度比较器电路，其特征是：低功耗高速高精度比较器电路包括顺次连接输入采样开关、前置放大器、二级预放大器与锁存器；输入采样开关包括一对采样输入信号的开关和一对采样参考电压的开关；前置放大器采用共源共栅结构以减少输入端产生的误差，二级预放大器双端输入单端输出进一步提高放大倍数，二级放大器与前置放大器之间通过电容链接，来消除失调输入失调和输出失调，锁存器加快比较速度，输出结果并锁存，通过二级预放大器的输出状态控制锁存器的工作状态；其优越性在于：该低功耗高速高精度比较器电路可以大幅度地提高比较器的速度和精度。该型比较器电路最大的问题在于前置放大器以及二级预放大器为传统的共源共栅静态结构，在整个工作周期间静态电流无法切断，静态功耗占比过大，导致功耗难以进一步降低，而传统的静态放大器增益并不独立于输入信号，其工作性能会随着偏置条件的变化而漂移，且放大器建立稳定的工作状态需要更长的时间，而本
专利技术的输入回路是受到钟控器件控制，首先消除了静态电流，功耗大幅降低，其次增益产生不再由输入回路主导，而是电荷转向支路的电容充放电产生，独立于输入信号，建立稳定的工作状态用时短，工作性能稳定。

技术实现思路

[0006]本专利技术旨在解决以上现有技术的问题。提出了一种适用于中低精度高速低功耗ADC的三级比较器系统。本专利技术的技术方案如下：
[0007]一种适用于中低精度高速低功耗ADC的三级比较器系统，其包括：两级动态小信号前置放大器和锁存器，其中两级动态小信号前置放大器包括第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器，所述第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器相连接，所述第二级两输入两输出动态小信号前置放大器与第三级锁存器相连接，所述两级动态小信号前置放大器和锁存器均与时钟脉冲/电源相连接，两级动态小信号前置放大器和锁存器组成的三级比较器结构均为动态结构，通过引入了时序信号来控制电路的关断，其中锁存器是在输入级和锁存级之间引入时序信号，保证输入输出同步关断，而动态小信号前置放大器则是用电荷与开关管替代负载管，用离散的电荷源替代连续的尾电流源，通过电容充放电的电荷转向阶段提供增益。
[0008]进一步的，所述动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，所述输入差分对管与尾电荷源和负载相连接，所述尾电荷源与电荷转向支路相连接，所述尾电荷源与电荷转向支路均与时钟脉冲相连接，其中电荷转向支路是利用电容器为储能元件，用开关管来控制各个电容的充放电来实现电荷转向，并利用电荷转向期间的小增益来放大小信号和压低失调电压；而开关管是在控制时序CLK为高电平时闭合，电源电压VDD向转向支路中的电容充电，并把输出节点预充电到VDD，而控制时序CLK为低电平时，电源电压与支路断开，输出节点电压被释放，而电荷C
D
两端的电压差不会突变，故电流反向，向外放电，输入差分对管用于从负载电容器中汲取差模和共模电流；尾电荷源用于稳定输入差分对管的工作状态，当控制时序CLK为高电平时，尾电荷源与整体电路断开，尾电荷C
T
放电到地，当控制时序CLK为低电平时，尾电荷源连入电路，开始从输入差分对管中吸取电流充电，电荷转向电路进入放大模式，直到C
T
充电到比输入电压低一个阈值电压V
TH
，稳定输出节点电压。
[0009]进一步的，所述锁存器包括输入级、锁存级和输出级，所述输入级与锁存级相连接，所述锁存级与输出级相连接，所述输入级与锁存级均与时钟脉冲相连接，其中输入级用于放大前级输入的差分信号，有效的稳定了电路工作点，并且输入级中的尾电流源受到时序信号的控制，当控制时序为高电平时接通电路，电路开始比较，当时序信号为低电平时，电路断开，处于非工作状态；锁存级把输入级比较的信号大小暂存成某种电平状态，同样受到时序控制信号，当控制时序VCLK为高电平时，锁存器将输入级的信号暂存为数字电平状态，当控制时序VCLK为低电平时，锁存器将之前暂存的电平状态输入到输出级中；输出级用于将锁存级传输而来的信号进行反向延时，保证正负输出端的信号能够同时输出，抵消掉电路本身路径延时带来的输出信号延时。
[0010]进一步的，所述第一级动态小信号前置放大器包括输入差分对管、尾电荷源和电
荷转向支路，由图2可知，所述第一级动态小信号前置放大器包括M1‑
M
10
共10个MOS管和4个负载电容，其中输入差分对管包括M1‑
M4，电荷转向支路包括M5、M6和两个负载电容C
D
，尾电荷源包括M7‑
M
10
和两个负载电容C
T
，输入差分对管M1‑
M4的漏极与电荷转向支路M5、M6的漏极与C
D
的上极板相连接，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，包括：两级动态小信号前置放大器和锁存器，其中两级动态小信号前置放大器包括第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器，所述第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器相连接，所述第二级两输入两输出动态小信号前置放大器与第三级锁存器相连接，所述两级动态小信号前置放大器和锁存器均与时钟脉冲/电源相连接，两级动态小信号前置放大器和锁存器组成的三级比较器结构均为动态结构，通过引入了时序信号来控制电路的关断，其中锁存器是在输入级和锁存级之间引入时序信号，保证输入输出同步关断，而动态小信号前置放大器则是用电荷与开关管替代负载管，用离散的电荷源替代连续的尾电流源，通过电容充放电的电荷转向阶段提供增益。2.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，所述输入差分对管与尾电荷源和负载相连接，所述尾电荷源与电荷转向支路相连接，所述尾电荷源与电荷转向支路均与时钟脉冲相连接，其中电荷转向支路是利用电容器为储能元件，用开关管来控制各个电容的充放电来实现电荷转向，并利用电荷转向期间的小增益来放大小信号和压低失调电压；而开关管是在控制时序CLK为高电平时闭合，电源电压VDD向转向支路中的电容充电，并把输出节点预充电到VDD，而控制时序CLK为低电平时，电源电压与支路断开，输出节点电压被释放，而电荷C
D
两端的电压差不会突变，故电流反向，向外放电，输入差分对管用于从负载电容器中汲取差模和共模电流；尾电荷源用于稳定输入差分对管的工作状态，当控制时序CLK为高电平时，尾电荷源与整体电路断开，尾电荷C
T
放电到地，当控制时序CLK为低电平时，尾电荷源连入电路，开始从输入差分对管中吸取电流充电，电荷转向电路进入放大模式，直到C
T
充电到比输入电压低一个阈值电压V
TH
，稳定输出节点电压。3.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述锁存器包括输入级、锁存级和输出级，所述输入级与锁存级相连接，所述锁存级与输出级相连接，所述输入级与锁存级均与时钟脉冲相连接，其中输入级用于放大前级输入的差分信号，有效的稳定了电路工作点，并且输入级中的尾电流源受到时序信号的控制，当控制时序为高电平时接通电路，电路开始比较，当时序信号为低电平时，电路断开，处于非工作状态；锁存级把输入级比较的信号大小暂存成某种电平状态，同样受到时序控制信号，当控制时序VCLK为高电平时，锁存器将输入级的信号暂存为数字电平状态，当控制时序VCLK为低电平时，锁存器将之前暂存的电平状态输入到输出级中；输出级用于将锁存级传输而来的信号进行反向延时，保证正负输出端的信号能够同时输出，抵消掉电路本身路径延时带来的输出信号延时。4.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述第一级动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，具体包括：所述第一级动态小信号前置放大器包括M1‑
M
10
共10个MOS管和4个负载电容，其中输入差分对管包括M1‑
M4，电荷转向支路包括M5、M6和两个负载电容C
D
，尾...

【专利技术属性】
技术研发人员：王巍，赵汝法，熊德宇，樊琦，
申请(专利权)人：重庆中易智芯科技有限责任公司，
类型：发明
国别省市：