一种验证JTAG电路制造技术

本实用新型专利技术公开一种验证JTAG电路，包括PCB板和设置在所述PCB板上的电容C1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、三极管Q1、JTAG座子、电压输入端和接地部，第一电阻R1设置在电压输入端和JTAG座子引脚4之间，电压输入端与JTAG座子引脚1连接，第二电阻R2设置在JTAG座子引脚2和接地部之间，所述第三电阻R3设置在JTAG座子引脚10和接地部之间，所述第四电阻R4设置在JTAG座子引脚9和电压输入端之间，所述第五电阻R5设置在JTAG座子引脚6和电压输入端之间，所述第六电阻R6一端接收外部控制信息A端，另一端与三极管Q1的基极连接，所述三极管Q1的输出端与JTAG座子引脚8连接，电容C1设置在电压输入端和接地部之间。成本低，操作方便。操作方便。操作方便。

【技术实现步骤摘要】
一种验证JTAG电路


[0001]本技术涉及电子
，且更具体地涉及一种验证JTAG电路。

技术介绍

[0002]在电子
中，为了保证JTAG能正常工作，就需要验证当TCK时钟反复通断后再提供时钟能否正常的能力，为了验证JTAG的TCK的可靠性，就需要该夹具板电路进行验证。现有技术中存在的技术问题技术方案复杂，成本高，操作不方便。

技术实现思路

[0003]针对上述技术的不足，本技术公开一种验证JTAG电路，用于验证JTAG电路TCK短路时功能是否正常，断开后是否失效，再短接后功能是否正常，以及JTAG电路能否正常工作。并在研发阶段能够验证JTAG性能的工作能力。本技术技术方案简单，成本低，操作方便。
[0004]本技术采用以下技术方案：
[0005]一种验证JTAG电路，包括PCB板和设置在所述PCB板上的电容C1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、三极管Q1、JTAG座子、电压输入端和接地部，第一电阻R1设置在电压输入端和JTAG座子引脚4之间，电压输入端与JTAG座子引脚1连接，第二电阻R2设置在JTAG座子引脚2和接地部之间，所述第三电阻R3设置在JTAG座子引脚10和接地部之间，所述第四电阻R4设置在JTAG座子引脚9和电压输入端之间，所述第五电阻R5设置在JTAG座子引脚6和电压输入端之间，所述第六电阻R6一端接收外部控制信息A端，另一端与三极管Q1的基极连接，所述三极管Q1的输出端与JTAG座子引脚8连接，电容C1设置在电压输入端和接地部之间。
[0006]在本技术中，所述三极管Q1为N型MOS管。
[0007]在本技术中，R1＝10KΩ，R2＝10KΩ，R3＝10KΩ，R4＝10KΩ；R5＝10KΩ；R6＝1K。
[0008]在本技术中，C1＝0.1uf。
[0009]在本技术中，所述电压输入端输出电压为3.3V，作为电源电压输入端，用于给JTAG座子供电管脚端使用。
[0010]在本技术中，所述JTAG座子为10个引脚。
[0011]在本技术中，引脚1为JTAG电源VCC管脚，引脚2为JTAG复位管脚，引脚3和引脚5为芯片接地管脚，引脚4为JTAG的TDI管脚，引脚6为JTAG的TMS管脚，引脚7为JTAG的TDO管脚，引脚8为JTAG的时钟TCK管脚，引脚9为JTAG的复位管脚，引脚10为悬空管脚。
[0012]积极有益效果：
[0013]本技术公开了一种验证JTAG电路的设计方法，本电路板夹具方案由PCB、JTAG座子、电容、电阻、MOS管等构成，用于验证JTAG电路TCK短路时功能是否正常，断开后是否失效，再短接后功能是否正常，以及JTAG电路能否正常工作。此方案方便操作，夹具电路也便
于制作，成本低廉，性价比高。
附图说明
[0014]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图，其中：
[0015]图1为本技术一种验证JTAG电路的电路示意图。
具体实施方式
[0016]以下结合附图对本技术的优选实施例进行说明，应当理解，此处所描述的实施例仅用于说明和解释本技术，并不用于限定本技术。
[0017]如图1所示，一种验证JTAG电路，包括PCB板和设置在所述PCB板上的电容C1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、三极管Q1、JTAG座子、电压输入端和接地部，第一电阻R1设置在电压输入端和JTAG座子引脚4之间，电压输入端与JTAG座子引脚1连接，第二电阻R2设置在JTAG座子引脚2和接地部之间，所述第三电阻R3设置在JTAG座子引脚10和接地部之间，所述第四电阻R4设置在JTAG座子引脚9和电压输入端之间所述第五电阻R5设置在JTAG座子引脚6和电压输入端之间，所述第六电阻R6一端接收外部控制信息A端，另一端与三极管Q1的基极连接，所述三极管Q1的输出端与JTAG座子引脚8连接，电容C1设置在电压输入端和接地部之间。
[0018]在本技术中，所述三极管Q1为N型MOS管。
[0019]在本技术中，R1＝10KΩ，R2＝10KΩ，R3＝10KΩ，R4＝10KΩ；R5＝10KΩ；R6＝1K。
[0020]在本技术中，C1＝0.1uf，
[0021]在本技术中，所述电压输入端输出电压为3.3V，作为电源电压输入端，用于给JTAG座子供电管脚端使用，
[0022]在具体实施例中，所述电压输入端VCC由外部直流电压源供电。
[0023]在本技术中，所述JTAG座子为10个引脚。
[0024]在具体实施例中，所述JTAG座子用于将待测试的JTAG板卡插在座子上面。
[0025]在本技术中，引脚1为JTAG电源VCC管脚，引脚2为JTAG复位管脚，引脚3和引脚5为芯片接地管脚，引脚4为JTAG的TDI管脚，引脚6为JTAG的TMS管脚，引脚7为JTAG的TDO管脚，引脚8为JTAG的时钟TCK管脚，引脚9为JTAG的复位管脚，引脚10为悬空管脚。
[0026]在具体实施例中，引脚1为JTAG电源VCC管脚，通过电容C1滤波接地，C1为0.1uf，引脚2为JTAG的reset管脚，复位管脚，由外部电路提供该复位信号，通过R2电阻下拉到地，R2阻值10K欧姆，引脚3和5引脚为芯片接地管脚，引脚4为JTAG的TDI管脚，信号输入使用，通过R1电阻上拉到VCC，R1阻值10K欧姆，引脚6为JTAG的TMS管脚，模式选择管脚，由外部电路提供该信号，通过R5电阻上拉到VCC，R5阻值10K欧姆，引脚7为JTAG的TDO管脚，信号输出管脚，给外部电路进行通讯使用，引脚8为JTAG的TCK管脚，时钟管脚，由外部电路提供该时钟，引脚9为JTAG的rst管脚，不使用，通过R4电阻上拉到VCC，R4阻值10K欧姆，引脚10为悬空管脚，
不使用，通过R3电阻下拉到地，R3阻值10K欧姆。
[0027]在具体实施例中，D(漏级)级通过导线连接到JTAG的引脚8，和TCK相连接，S(源级)极和外部电路相连，G(栅极)级由controlA信号控制，由外部电路控制高电平或者低电平，此处Q1作为开关使用，R6电阻为限流电阻，R6为1K欧姆，当外部输入高电平时，MOS管导通，此时设定外部给TCK的为时钟信号，就会给JTAG的引脚8输入时钟，当外部输入低电平时，三极管断开，就会将JTAG的引脚8和时钟断开。
[0028]下面结合本技术的具体实施例，对本技术做进一步的说明，以更好地理解本本技术。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种验证JTAG电路，其特征在于：包括PCB板和设置在所述PCB板上的电容C1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、三极管Q1、JTAG座子、电压输入端和接地部，第一电阻R1设置在电压输入端和JTAG座子引脚4之间，电压输入端与JTAG座子引脚1连接，第二电阻R2设置在JTAG座子引脚2和接地部之间，所述第三电阻R3设置在JTAG座子引脚10和接地部之间，所述第四电阻R4设置在JTAG座子引脚9和电压输入端之间，所述第五电阻R5设置在JTAG座子引脚6和电压输入端之间，所述第六电阻R6一端接收外部控制信息A端，另一端与三极管Q1的基极连接，所述三极管Q1的输出端与JTAG座子引脚8连接，所述电容C1设置在电压输入端和接地部之间。2.根据权利要求1所述的一种验证JTAG电路，其特征在于：所述三极管Q...

【专利技术属性】
技术研发人员：陈晨，
申请(专利权)人：太仓市同维电子有限公司，
类型：新型
国别省市：