一种闪存测试方法、可编程逻辑器件、存储介质和系统技术方案

本发明专利技术公开了一种闪存测试方法、可编程逻辑器件、存储介质和系统，所述方法包括如下步骤：获取待测试固态硬盘中闪存存储位置的初始数据；将所述初始数据输入人工神经网络；运行所述人工神经网络并刷新所述闪存存储位置的数据；对比所述刷新数据与所述运行过程数据；记录数据对比不一致的闪存存储位置以及所述闪存存储位置的对比次数。本发明专利技术能够实现对闪存存储位置的可靠性测试，根据记录不一致的闪存存储位置以及所述闪存存储位置的比对次数来计算和认定不可修复的错误比特率、原始比特错误率和平均故障间隔时间。错误率和平均故障间隔时间。错误率和平均故障间隔时间。

【技术实现步骤摘要】
一种闪存测试方法、可编程逻辑器件、存储介质和系统


[0001]本专利技术涉及存储器测试领域，具体涉及一种闪存测试方法、可编程逻辑器件、存储介质和系统。

技术介绍

[0002]存储器的可靠性与系统运行稳定及数据安全有着密切关系，特别是企业级用途的存储器。闪存作为的固态硬盘的主要组成部分，可靠性也至关重要，需要在应用之前进行评估。闪存的存储单元在工作时，会由于温度变化和工艺变型而导致存储单元随时间自然发生比特翻转，采用纠错码等方式能够将不正常翻转的比特给纠正回来，但是无法做到识别和纠正全部误码。
[0003]现有技术中对闪存的测试包括工程验证测试、设计验证测试、可靠性测试和高温测试等测试手段，然而大部分测试依然停留在简单的读写测试、功能测试(如通讯协议、掉电保护和数据销毁功能等)和性能测试(如读写速率、数据传输率等)。针对可靠性的测试如不可修复的错误比特率、原始比特错误率和平均故障间隔时间并没有自动化的测试解决方案，也缺少实际测试中的可靠性数据统计。

技术实现思路

[0004]本专利技术提供一种闪存测试方法、可编程逻辑器件、存储介质和系统，能够解决现有技术中缺少针对闪存不可修复的错误比特率、原始比特错误率及平均故障间隔时间的自动化测试技术的问题，实现在实际复杂测试中对闪存可靠性数据统计的目的。为解决上述技术问题，本专利技术提供一种闪存测试方法，包括如下步骤：
[0005]获取待测试固态硬盘中闪存存储位置的初始数据；
[0006]将所述初始数据输入人工神经网络；
[0007]运行所述人工神经网络并将所述人工神经网络运行时的运行过程数据暂存，将暂存的运行过程数据替换所述闪存存储位置的初始数据；
[0008]读取所述替换后的运行过程数据并与暂存的运行过程数据进行比对得到比对结果；
[0009]记录比对结果，所述比对结果包括：不一致的闪存存储位置以及所述闪存存储位置对应的比对次数。
[0010]较佳的，在记录比对结果不一致的闪存存储位置以及所述闪存存储位置对应的比对次数的步骤之后还包括如下步骤：
[0011]根据比对结果切换人工神经网络运行过程数据存储在固态硬盘中的闪存存储位置。
[0012]较佳的，在获取待测试固态硬盘中闪存存储位置的初始数据的步骤之前，还包括如下步骤：
[0013]为所述闪存存储位置写入初始数据。
[0014]本专利技术还提供一种可编程逻辑器件，所述可编程器件被配置为实现上述的闪存测试方法。
[0015]本专利技术还提供一种可串行读写的非易失性存储介质，其上存储有能够配置可编程逻辑器件的码流，所述码流在配置可编程逻辑器件后实现上述的闪存测试方法。
[0016]本专利技术还提供一种闪存测试系统，连接待测试固态硬盘以实现对所述待测试固态硬盘中的闪存存储位置的读写，包括：
[0017]桥接模块，连接所述待测试固态硬盘；
[0018]可编程逻辑器件，连接所述桥接模块，所述可编程逻辑器件用于实现：
[0019]FIFO模块，用于连接所述桥接模块；
[0020]人工神经网络模块，用于连接多个FIFO模块，通过所述FIFO模块和所述桥接模块读写所述待测试固态硬盘；将所述人工神经网络运行时的运行过程数据替换所述闪存存储位置的初始数据；
[0021]本地暂存模块，用于存储所述人工神经网络模块中的运行过程数据；
[0022]比对模块，读取所述替换后的运行过程数据并与本地暂存模块中的运行过程数据进行比对得到比对结果；
[0023]微处理器，连接所述可编程逻辑器件，用于根据所述比对结果切换人工神经网络运行过程数据存储在固态硬盘中的闪存存储位置。
[0024]较佳的，所述桥接模块通过SATA或PCIE接口连接所述待测试固态硬盘，用于实现读写数据的SATA或PCIE的协议转换。
[0025]较佳的，所述闪存测试系统还包括非易失性存储器，所述微处理器生成配置可编程逻辑器件的码流并存储在所述非易失性存储器，所述微处理器还用于控制所述非易失性存储器中的码流配置所述可编程逻辑器件。
[0026]较佳的，所述可编程逻辑器件被配置为被动配置模式。
[0027]较佳的，所述比对模块还用于记录比对结果：如果比对结果不一致，则记录不一致的闪存位置以及所述闪存位置的比对次数；如果比对结果一致，则仅记录比对次数。
[0028]本专利技术通过采用可编程逻辑器件中实现对待测试固态硬盘中闪存存储位置的持续读写，再将可编程逻辑器件中实现的人工神经网络模型的运行过程数据与在待测试固态硬盘中的闪存存储位置的替换数据进行比对，实现了对闪存存储位置的可靠性测试，这种测试方式不仅更符合实际的使用过程，也能够根据记录不一致的闪存存储位置以及所述闪存存储位置的比对次数来计算和认定不可修复的错误比特率、原始比特错误率和平均故障间隔时间。
附图说明
[0029]图1为实施例1中闪存测试方法流程图；
[0030]图2为实施例2中可编程逻辑器件系统模块图；
[0031]图3为实施例4中闪存测试系统模块图。
具体实施方式
[0032]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]实施例1
[0034]本实施例提供一种闪存测试方法，如图1所示，包括如下步骤：
[0035]S10、获取待测试固态硬盘中闪存存储位置的初始数据；
[0036]S20、将所述初始数据输入人工神经网络；
[0037]S30、运行所述人工神经网络并将所述人工神经网络运行时的运行过程数据暂存，将暂存的运行过程数据替换所述闪存存储位置的初始数据；
[0038]S40、读取所述替换后的运行过程数据并与暂存的运行过程数据进行比对得到比对结果；
[0039]S50、记录比对结果，所述比对结果包括：不一致的闪存存储位置以及所述闪存存储位置对应的比对次数。
[0040]本实施例中，如果比对结果不一致，则记录不一致的闪存位置以及所述闪存位置的比对次数，如果比对结果一致，则仅记录比对次数。
[0041]本实施例中，在记录比对结果不一致的闪存存储位置以及所述闪存存储位置对应的比对次数的步骤之后还包括如下步骤：
[0042]根据比对结果切换人工神经网络运行过程数据存储在固态硬盘中的闪存存储位置。
[0043]本实施例中，在获取待测试固态硬盘中闪存存储位置的初始数据的步骤之前，还包括如下步骤：
[0044]为所述闪存存储位置写入初始数据。
[0045]实施例2
[0046]本实施例提供一种可编程逻辑器件2，所述可编程器件2被配置为实现实施例1中的闪存测试方法。
[0047]本实施例中，如图2所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存测试方法，其特征在于，包括如下步骤：获取待测试固态硬盘中闪存存储位置的初始数据；将所述初始数据输入人工神经网络；运行所述人工神经网络并将所述人工神经网络运行时的运行过程数据暂存，将暂存的运行过程数据替换所述闪存存储位置的初始数据；读取所述替换后的运行过程数据并与暂存的运行过程数据进行比对得到比对结果；记录比对结果，所述比对结果包括：不一致的闪存存储位置以及所述闪存存储位置对应的比对次数。2.如权利要求1所述的闪存测试方法，其特征在于，在记录比对结果不一致的闪存存储位置以及所述闪存存储位置对应的比对次数的步骤之后还包括如下步骤：根据比对结果切换人工神经网络运行过程数据存储在固态硬盘中的闪存存储位置。3.如权利要求1所述的闪存测试方法，其特征在于，在获取待测试固态硬盘中闪存存储位置的初始数据的步骤之前，还包括如下步骤：为所述闪存存储位置写入初始数据。4.一种可编程逻辑器件，其特征在于，所述可编程器件被配置为实现权利要求1
‑
3任一项所述的闪存测试方法。5.一种可串行读写的非易失性存储介质，其上存储有能够配置可编程逻辑器件的码流，其特征在于，所述码流在配置可编程逻辑器件后实现权利要求1
‑
3任一项所述的闪存测试方法。6.一种闪存测试系统，连接待测试固态硬盘以实现对所述待测试固态硬盘中的闪存存储位置的读写，其特征在于，包括：桥接模块，连接所述待测试固态硬...

【专利技术属性】
技术研发人员：吴佳，李礼，吴叶楠，
申请(专利权)人：上海威固信息技术股份有限公司，
类型：发明
国别省市：