过零检测电路制造技术

一种过零检测电路，包括：过零检测单元，该过零检测单元用于比较分别通过二极管从其间施加AC信号的第一节点和第二节点输入的第一监测目标信号和第二监测目标信号，从而生成第一比较信号；以及逻辑单元，该逻辑单元用于根据所述第一比较信号估计所述AC信号的过零，从而生成过零检测信号。所述过零检测电路优选地包括监测单元，该监测单元用于将所述第一监测目标信号和所述第二监测目标信号调整为适应于输入到所述过零检测单元。所述逻辑单元优选地对所述第一比较信号的周期进行计数，并使用其计数值来估计所述AC信号的过零。其计数值来估计所述AC信号的过零。其计数值来估计所述AC信号的过零。

【技术实现步骤摘要】
过零检测电路
[0001]本申请是2018年7月25日提出的、申请号为2018800496802、名称为“过零检测电路”的专利技术申请的分案申请。


[0002]本说明书中公开的专利技术涉及过零检测电路。

技术介绍

[0003]图57是示出过零检测电路的传统示例的图。该传统示例的过零检测电路DET是用于检测施加在带电(L)端子和中性(N)端子之间的AC电压Vac的过零(即AC电压Vac和接地电位的交叉点)的电路，并且被安装在家用电器中作为基本上分立的组件(在该图的示例中，总共十一个组件，包括光电耦合器PC、PNP型双极晶体管Qa、电阻器Ra至Rd、二极管Da和Db、齐纳二极管ZD和电容器Ca)。
[0004]注意，存在作为与上述描述相关的传统技术的示例的专利文献1。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：JP特开2017
‑
99178号公报

技术实现思路

[0008]专利技术所要解决的课题
[0009]现在，该传统示例的过零检测电路DET存在以下问题：(1)光电耦合器PC具有较大功耗；(2)存在大量离散组件；(3)由于光电耦合器PC的温度特性或其他因素，检测精度较低；以及(4)高压组件具有低的可靠性(在诸如洗衣机的应用中，电阻器Ra的电腐蚀易于发生)。然而，该传统示例的过零检测电路DET具有多年的操作经验，并且难以重新设计。因此，其像以前一样继续使用。
[0010]鉴于专利技术人发现的上述问题，本说明书中公开的本专利技术的目的是提供一种过零检测电路，该过零检测电路可以在不使用光电耦合器的情况下检测AC信号的过零。
[0011]解决课题所采取的手段
[0012]本说明书中公开的过零检测电路包括：峰值检测单元，该峰值检测单元用于检测通过二极管从AC信号输入端子输入的监测目标信号的峰值，从而生成峰值检测信号；以及过零检测单元，该过零检测单元用于用于根据所述峰值检测信号估计所述AC信号的过零，从而生成过零检测信号。
[0013]此外，本说明书中公开的所述过零检测电路包括：过零检测单元，该过零检测单元用于比较分别通过二极管从其间施加AC信号的第一节点和第二节点输入的第一监测目标信号和第二监测目标信号，从而生成第一比较信号；以及逻辑单元，该逻辑单元用于根据所述第一比较信号估计所述AC信号的过零，从而生成过零检测信号。
[0014]此外，本说明书中公开的所述过零检测电路包括：逻辑单元，该逻辑单元用于根据
分别通过二极管从其间施加AC信号的所述第一节点和所述第二节点输入的第一监测目标信号和第二监测目标信号中的至少一个来估计所述AC信号的过零，从而生成过零检测信号；以及输入停止检测单元，该输入停止检测单元用于在向所述第一监测目标信号和所述第二监测目标信号中的一个给出偏移之后将其进行比较以生成输入停止检测信号，其中，所述逻辑单元根据所述输入停止检测信号固定所述过零检测信号的逻辑电平。
[0015]注意，从以下实施方式的详细描述和与描述相关的附图中，其他特征、元件、步骤、优点和特征将变得清楚。
[0016]专利技术的效果
[0017]根据本说明书中公开的本专利技术，可以提供一种过零检测电路，其可以在不使用光电耦合器的情况下检测AC信号的过零。
附图说明
[0018]图1是示出电子设备的第一结构示例(正常整流)的图。
[0019]图2是示出电子设备的第二结构示例(倍压整流)的图。
[0020]图3是示出整流方法与各个部分处的电压之间的关系的图。
[0021]图4是示出半导体集成电路装置的第一实施方式的图。
[0022]图5是示出AC监测单元的一个结构示例的图。
[0023]图6是示出峰值检测单元的一个结构示例的图。
[0024]图7是示出第一输出单元的一个结构示例的图。
[0025]图8是示出过零检测过程的一个示例的时序图。
[0026]图9是示出噪声去除过程的一个示例的时序图。
[0027]图10是示出半导体集成电路装置的第二实施方式的图。
[0028]图11是示出AC波形确定过程的一个示例的时序图。
[0029]图12是示出AC监测信号的正常确定示例的图。
[0030]图13是示出半导体集成电路装置的第三实施方式的图。
[0031]图14是示出半导体集成电路装置的第四实施方式的图。
[0032]图15是示出半导体集成电路装置的封装的外部视图。
[0033]图16是示出封装布局的第一示例的图。
[0034]图17是示出第一芯片和第二芯片的内部结构的图。
[0035]图18是示意性地示出α
‑
α'横截面的图。
[0036]图19是示出封装布局的第二示例的图。
[0037]图20是示出电子设备的第三结构示例(正常整流)的图。
[0038]图21是示出电子设备的第四结构示例(倍压整流)的图。
[0039]图22是示出半导体集成电路装置的第五实施方式的图。
[0040]图23是示出过零检测单元的第一示例的图。
[0041]图24是示出过零检测过程的第一示例的时序图。
[0042]图25是示出过零检测过程的第二示例的时序图。
[0043]图26是示出过零检测过程的第三示例的时序图。
[0044]图27是示出过零检测单元的第二示例的图。
[0045]图28是示出过零检测过程的第四示例的时序图。
[0046]图29是示出过零检测过程的第五示例的时序图。
[0047]图30是示出过零检测过程的第六示例的时序图。
[0048]图31是示出电子设备的第五结构示例(正常整流、单侧继电器)的图。
[0049]图32是示出半导体集成电路装置的第六实施方式的图。
[0050]图33是示出输出脉冲停止过程的一个示例的时序图。
[0051]图34是示出封装布局的第三示例的图。
[0052]图35是示出第一芯片和第二芯片的内部结构的图。
[0053]图36是示出封装布局的第四示例的图。
[0054]图37是示出第一芯片和第二芯片的内部结构的图。
[0055]图38是示出AC监测单元和DC监测单元的一个结构示例的图。
[0056]图39是示出第一芯片的布局的图。
[0057]图40是示出高电压区域的一个结构示例的纵向截面图。
[0058]图41是示出高电压区域的一个结构示例的放大俯视图。
[0059]图42是示出第二芯片的布局的图。
[0060]图43是示出封装布局的第五示例的图。
[0061]图44是示出封装布局的第六示例的图。
[0062]图45是示出半导体集成电路装置的引脚分配(七个引脚)的平面图。
[0063]图46是示出半导体集成电路装置的引脚分配(十一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种过零检测电路，其包括：峰值检测单元，该峰值检测单元用于检测通过二极管从AC信号输入端子输入的监测目标信号的峰值，从而生成峰值检测信号；和过零检测单元，该过零检测单元用于根据所述峰值检测信号估计所述AC信号的过零，从而生成过零检测信号。2.根据权利要求1所述的过零检测电路，还包括监测单元，该监测单元用于将所述监测目标信号调整为能够适合输入到所述峰值检测单元。3.根据权利要求1或2所述的过零检测电路，其中，所述过零检测单元对于所述峰值检测信号的周期进行计数并且使用计数值来估计所述AC信号的过零。4.根据权利要求1或2所述的过零检测电路，还包括：比较单元，该比较单元用于将所述监测目标信号与多个阈值进行比较从而生成多个比较信号；和波形确定单元，该波形确定单元用于检测上升沿和下降沿是否都已经出现在所述过零检测信号的一个周期期间的至少一个所述比较信号中，从而生成波形确定信号。5.根据权利要求4所述的过零检测电路，其中，当所述波形确定信号处于异常确定逻辑电平时，所述过零检测单元停止所述过零检测信号的生成或输出。6.根据权利要求1或2所述的过零检测电路，其中，如果所述峰值检测信号的逻辑电平被切换，并且切换之后的所述逻辑电平未保持预定时间段，则所述过零检测单元忽略所述逻辑电平的所述切换。7.一种半导体集成电路装置，其包括构成根据权利要求1至6中任一项所述的过零检测电路的电路元件的至少一部分的集成。8.根据权利要求7所述的半导体集成电路装置，其中，接收所述监测目标信号的输入的第一外部端子与邻近所述第一外部端子的第二外部端子之间的端子间距离大于其他外部端子之间的端...

【专利技术属性】
技术研发人员：名手智，泽田阳信，山本夏辉，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：