本申请涉及一种数据传输方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：基于待处理数据的组数，确定待使用计算核的目标数量；根据所述目标数量和预设的头计算核，确定包含所述目标数量的计算核的目标汉密尔顿回路；在存在目标汉密尔顿回路的情况下，根据所述目标汉密尔顿回路，确定所述目标汉密尔顿回路包含的目标计算核，并将所述目标汉密尔顿回路作为传输路径；按照所述传输路径，通过各所述目标计算核，对所述待处理数据进行数据传输。采用本方法能够大幅提高数据传输效率。输效率。输效率。
【技术实现步骤摘要】
数据传输方法、装置、计算机设备和存储介质
[0001]本申请涉及计算机
，特别是涉及一种数据传输方法、装置、计算机设备、存储介质和计算机程序产品。
技术介绍
[0002]随着计算机技术的发展，循环卷积的重要程度日益增加。循环卷积是不同于线性卷积的一种卷积运算，是一种周期卷积。
[0003]相关技术中，处理器在实现循环卷积的过程中，通常会将卷积核划分为N组，并将特征图高度方向拆分为N组，每个处理器中的计算核(core)只保存特征图高度方向的1/N和对应的权重数据，经历N个阶段(phase)的卷积、激活操作和(N
‑
1)个阶段的数据传输操作，得到完整的循环卷积结果。其中，处理器通常会采用顺序传输或之字形传输的方式传输数据。
[0004]然而，计算核之间进行数据传输时，需要经过二者中间的多个计算核。基于上述传输方式，当处理器将最后一个计算核的数据传输到第一个计算核时，需要经过多个计算核。因此，数据传输效率低下。
技术实现思路
[0005]基于此，有必要针对上述技术问题，提供一种能够提高数据传输效率的数据传输方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。
[0006]第一方面，本申请提供了一种数据传输方法。所述方法包括：
[0007]基于待处理数据的组数，确定待使用计算核的目标数量；
[0008]根据所述目标数量和预设的头计算核，确定包含所述目标数量的计算核的目标汉密尔顿回路；
[0009]在存在目标汉密尔顿回路的情况下，根据所述目标汉密尔顿回路，确定所述目标汉密尔顿回路包含的目标计算核，并将所述目标汉密尔顿回路作为传输路径；
[0010]按照所述传输路径，通过各所述目标计算核，对所述待处理数据进行数据传输。
[0011]在其中一个实施例中，所述根据所述目标数量和预设的头计算核，确定包含所述目标数量的计算核的目标汉密尔顿回路包括：
[0012]根据所述目标数量，确定包含各所述目标计算核的方形阵列；
[0013]基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路。
[0014]在其中一个实施例中，所述基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路包括：
[0015]根据所述方形阵列，确定所述方形阵列的行数和列数；
[0016]若所述行数为偶数，则基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路；
[0017]若所述行数非偶数，则更新所述方形阵列的排列方式，并基于更新后的方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路。
[0018]在其中一个实施例中，所述方法还包括：
[0019]在不存在目标汉密尔顿回路的情况下，确定所述目标数量对应的类型；
[0020]根据所述类型对应的回路确定策略，确定包含所述目标数量的计算核的目标回路；
[0021]根据所述目标回路，确定所述目标回路包含的目标计算核，并将所述目标回路作为传输路径。
[0022]在其中一个实施例中，在所述目标数量对应的类型为合数类型的情况下，所述根据所述类型对应的回路确定策略，确定包含所述目标数量的计算核的目标回路包括：
[0023]基于所述方形阵列、预设的头计算核和等效汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标回路。
[0024]在其中一个实施例中，在所述目标数量对应的类型为质数类型的情况下，所述根据所述类型对应的回路确定策略，确定包含所述目标数量的计算核的目标回路包括：
[0025]将所述方形阵列转换为汉密尔顿回路阵列和尾计算核；
[0026]基于所述汉密尔顿回路阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定所述汉密尔顿回路阵列对应的第一回路；所述第一回路为汉密尔顿回路；
[0027]根据所述尾计算核和预设的头计算核，确定包含所述尾计算核和头计算核的第二回路；
[0028]根据所述第一回路和所述第二回路，确定所述目标回路。
[0029]第二方面，本申请还提供了一种数据传输装置。所述装置包括：
[0030]第一确定模块，用于基于待处理数据的组数，确定待使用计算核的目标数量；
[0031]第二确定模块，用于根据所述目标数量和预设的头计算核，确定包含所述目标数量的计算核的目标汉密尔顿回路；
[0032]第三确定模块，用于在存在目标汉密尔顿回路的情况下，根据所述目标汉密尔顿回路，确定所述目标汉密尔顿回路包含的目标计算核，并将所述目标汉密尔顿回路作为传输路径；
[0033]传输模块，用于按照所述传输路径，通过各所述目标计算核，对所述待处理数据进行数据传输。
[0034]在其中一个实施例中，所述第二确定模块，具体用于：
[0035]根据所述目标数量，确定包含各所述目标计算核的方形阵列；
[0036]基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路。
[0037]在其中一个实施例中，所述第二确定模块，具体用于：
[0038]根据所述方形阵列，确定所述方形阵列的行数和列数；
[0039]若所述行数为偶数，则基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路；
[0040]若所述行数非偶数，则更新所述方形阵列的排列方式，并基于更新后的方形阵列、
预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路。
[0041]在其中一个实施例中，所述装置还包括：
[0042]第四确定模块，用于在不存在目标汉密尔顿回路的情况下，确定所述目标数量对应的类型；
[0043]第五确定模块，用于根据所述类型对应的回路确定策略，确定包含所述目标数量的计算核的目标回路；
[0044]第六确定模块，用于根据所述目标回路，确定所述目标回路包含的目标计算核，并将所述目标回路作为传输路径。
[0045]在其中一个实施例中，在所述目标数量对应的类型为合数类型的情况下，所述第五确定模块，具体用于：
[0046]基于所述方形阵列、预设的头计算核和等效汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标回路。
[0047]在其中一个实施例中，在所述目标数量对应的类型为质数类型的情况下，所述第五确定模块，具体用于：
[0048]将所述方形阵列转换为汉密尔顿回路阵列和尾计算核；
[0049]基于所述汉密尔顿回路阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定所述汉密尔顿回路阵列对应的第一回路；所述第一回路为汉密尔顿回路；
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种数据传输方法，其特征在于，所述方法包括：基于待处理数据的组数，确定待使用计算核的目标数量；根据所述目标数量和预设的头计算核，确定包含所述目标数量的计算核的目标汉密尔顿回路；在存在目标汉密尔顿回路的情况下，根据所述目标汉密尔顿回路，确定所述目标汉密尔顿回路包含的目标计算核，并将所述目标汉密尔顿回路作为传输路径；按照所述传输路径，通过各所述目标计算核，对所述待处理数据进行数据传输。2.根据权利要求1所述的方法，其特征在于，所述根据所述目标数量和预设的头计算核，确定包含所述目标数量的计算核的目标汉密尔顿回路包括：根据所述目标数量，确定包含各所述目标计算核的方形阵列；基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路。3.根据权利要求2所述的方法，其特征在于，所述基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路包括：根据所述方形阵列，确定所述方形阵列的行数和列数；若所述行数为偶数，则基于所述方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路；若所述行数非偶数，则更新所述方形阵列的排列方式，并基于更新后的方形阵列、预设的头计算核和预设的汉密尔顿回路确定规则，确定包含所述目标数量的计算核的目标汉密尔顿回路。4.根据权利要求2所述的方法，其特征在于，所述方法还包括：在不存在目标汉密尔顿回路的情况下，确定所述目标数量对应的类型；根据所述类型对应的回路确定策略，确定包含所述目标数量的计算核的目标回路；根据所述目标回路，确定所述目标回路包含的目标计算核，并将所述目标回路作为传输路径。5.根据权利要求4所述的方法，其特征在于，在所述目标数量对应的类型为合数类型的情况下，所述...
【专利技术属性】
技术研发人员：裴京，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。