一种CPU模块的电源控制电路及设计方法技术

本申请涉及CPU模块的电源控制电路及设计方法。CPU模块的电源控制电路包括：多个第一电源电路；第一电源电路包括：第一输入端、第一输出端、第一开启端与第一控制端；第一输入端连接电源，用于实现供电；第一输出端连接CPU模块的对应控制端，用于实现供电控制；第一开启端连接对应第一电源电路的第一控制端或电源，用于接收启动信号或电源信号；第一控制端连接对应第一电源电路的第一开启端或悬空，用于输出启动信号或悬空；前一第一电源电路的第一控制端在第一电源电路工作后上拉输出启动信号给后一第一电源电路的第一开启端，以区分第一电源电路之间的上电顺序。本申请能够采用电源芯片实现CPU模块的电源控制。片实现CPU模块的电源控制。片实现CPU模块的电源控制。

【技术实现步骤摘要】
一种CPU模块的电源控制电路及设计方法


[0001]本申请涉及电源控制
，特别是一种CPU模块的电源控制电路及设计方法。

技术介绍

[0002]CPU模块要求的上电时序很严格，所需的电压必须遵循一定的上电顺序，同时每一路电源上电与跟随的下一路电压所需的时间也有严格要求。
[0003]目前大多采用MCU、FPGA或者CPLD设计去控制CPU模块。
[0004]然而，上述方法的设计原理较难，复杂程度高，需要额外的软件设计成本，且失效率和故障率高。

技术实现思路

[0005]基于此，有必要针对上述技术问题，提供一种CPU模块的电源控制电路及设计方法，能够采用电源芯片实现CPU模块的电源控制。
[0006]一种CPU模块的电源控制电路，包括：多个第一电源电路；所述第一电源电路包括：第一输入端、第一输出端、第一开启端与第一控制端；
[0007]所述第一输入端连接电源，用于实现供电；所述第一输出端连接CPU模块的对应控制端，用于实现供电控制；
[0008]所述第一开启端连接对应第一电源电路的第一控制端或电源，用于接收启动信号或电源信号；所述第一控制端连接对应第一电源电路的第一开启端或悬空，用于输出启动信号或悬空；
[0009]前一第一电源电路的第一控制端在所述第一电源电路工作后上拉输出启动信号给后一第一电源电路的第一开启端，以区分第一电源电路之间的上电顺序。
[0010]在一个实施例中，还包括：多个与所述电源电路一一对应的延时电路；
[0011]所述电源电路还包括：第二控制端；所述电源电路的第二控制端与对应延时电路相连。
[0012]在一个实施例中，当决定一个电源电路上电顺序的是另一个电源电路时，所述电源电路的第一开启端连接另一个电源电路的第一控制端；否则，所述电源电路的第一开启端连接电源。
[0013]在一个实施例中，当一个电源电路控制另一个电源电路的上电顺序时，所述电源电路的第一控制端连接另一个电源电路的第一开启端；否则，所述电源电路的第一控制端悬空。
[0014]在一个实施例中，还包括：控制电路以及与所述控制电路相对应的控制延时电路；所述控制电路包括：控制输入端、控制输出端、控制开启端与延时控制端；
[0015]所述控制输入端与控制所述控制电路得电的一个第一输出端相连，所述控制输出端与CPU模块的对应控制端相连，所述控制开启端与决定所述控制电路上电顺序的第一控制端相连，所述延时控制端与控制延时电路相连。
[0016]在一个实施例中，还包括：第二电源电路；所述第二电源电路包括：第二输入端、第三输入端、第二输出端、第二开启端和第三控制端；
[0017]所述第二输入端和所述第三输入端分别与控制所述第二电源电路得电的两个第一输出端相连，所述第二输出端与CPU模块的对应控制端相连，所述第二开启端与决定所述第二电源电路上电顺序的对应第一电源电路的第一控制端相连，所述第四控制端悬空。
[0018]在一个实施例中，所述控制电路由MOS管组成。
[0019]在一个实施例中，所述延时电路和所述控制延时电路均由RC电路组成。
[0020]一种CPU模块的电源控制电路的设计方法，包括：
[0021]根据CPU模块的控制需求，确定电源电路的总数量以及上电顺序；
[0022]根据各电源电路的上电顺序和开启方式，确定各电源电路的第一输入端、第一输出端、第一开启端和第一控制端；
[0023]根据各电源电路的上电间隔，确定各电源电路的第二控制端和对应的延时电路；
[0024]根据各电源电路的上电电压和上电电流，确定各电源电路的型号。
[0025]在一个实施例中，根据CPU模块的控制需求，确定电源电路的总数量以及上电顺序包括：
[0026]根据CPU模块的控制电压的种类数量，确定第一电源电路和第二电源电路的总数量；当控制电压的总数量大于控制电压的种类数量时，根据CPU模块对相同电压的需求，确定控制电路；
[0027]根据CPU模块的控制端的上电顺序，确定电源电路的上电顺序。
[0028]上述CPU模块的电源控制电路及设计方法，采用第一电源电路的第一输入端连接电源以得电，采用第一输出端连接CPU模块以输出供电控制信号，采用第一开启端接收启动信号以开启电源电路，采用第一控制端输出启动信号以控制下一个电源电路开启，从而直接通过多个电源芯片实现CPU模块的上电顺序控制。上述电路构思巧妙，采用硬件控制代替了现有技术中的软件控制，灵活多变，降低了开发成本，提高了上电效率，且硬件可靠，故障率低。
附图说明
[0029]图1为一个实施例中CPU模块的电源控制电路的结构示意图；
[0030]图2为一个实施例中CPU模块的电源控制电路的设计方法的流程示意图；
[0031]图3为一个实施例中CPU模块的电源控制电路的设计结果图。
具体实施方式
[0032]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0033]如图1所示，本申请提供的一种CPU模块的电源控制电路，在一个实施例中，包括：多个第一电源电路；所述第一电源电路包括：第一输入端、第一输出端、第一开启端与第一控制端；所述第一输入端连接电源，用于实现供电；所述第一输出端连接CPU模块的对应控制端，用于实现供电控制；所述第一开启端连接对应第一电源电路的第一控制端或电源，用
于接收启动信号或电源信号；所述第一控制端连接对应第一电源电路的第一开启端或悬空，用于输出启动信号或悬空；前一第一电源电路的第一控制端在所述第一电源电路工作后上拉输出启动信号给后一第一电源电路的第一开启端，以区分第一电源电路之间的上电顺序。
[0034]在本实施例中，第一电源电路的第一输出端与CPU模块的控制端一一对应，即一个第一电源电路的第一输出端对应一个CPU模块的控制端，也就是说，CPU模块的对应控制端是指CPU模块中与第一输出端的输出电压相同的那个控制端。
[0035]对应第一电源电路是指与第一电源电路存在控制或被控制关系的第一电源电路，也就是说，第一电源电路的第一开启端与决定其上电顺序的另一个第一电源电路的第一控制端相连，第一电源电路的第一控制端与其控制的另一个第一电源电路的第一开启端相连。
[0036]需要说明：在实际情况中，存在同时上电的情况，因此相对应的第一电源电路的第一开启端同时与上一个上电的第一电源电路的第一控制端相连。
[0037]同样的，还会存在不接收其他第一电源电路使能的情况，以及不控制其他第一电源电路使能的情况。
[0038]当决定一个电源电路上电顺序的是另一个电源电路时，所述电源电路的第一开启端连接另一个电源电路的第一控制端；否则，当决定一个电源电路上电顺序的不是电源电路时，所述电源电路的第一开启端连接电源。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CPU模块的电源控制电路，其特征在于，包括：多个第一电源电路；所述第一电源电路包括：第一输入端、第一输出端、第一开启端与第一控制端；所述第一输入端连接电源，用于实现供电；所述第一输出端连接CPU模块的对应控制端，用于实现供电控制；所述第一开启端连接对应第一电源电路的第一控制端或电源，用于接收启动信号或电源信号；所述第一控制端连接对应第一电源电路的第一开启端或悬空，用于输出启动信号或悬空；前一第一电源电路的第一控制端在所述第一电源电路工作后上拉输出启动信号给后一第一电源电路的第一开启端，以区分第一电源电路之间的上电顺序。2.根据权利要求1所述的CPU模块的电源控制电路，其特征在于，还包括：多个与所述电源电路一一对应的延时电路；所述电源电路还包括：第二控制端；所述电源电路的第二控制端与对应延时电路相连。3.根据权利要求2所述的CPU模块的电源控制电路，其特征在于，当决定一个电源电路上电顺序的是另一个电源电路时，所述电源电路的第一开启端连接另一个电源电路的第一控制端；否则，所述电源电路的第一开启端连接电源。4.根据权利要求3所述的CPU模块的电源控制电路，其特征在于，当一个电源电路控制另一个电源电路的上电顺序时，所述电源电路的第一控制端连接另一个电源电路的第一开启端；否则，所述电源电路的第一控制端悬空。5.根据权利要求4所述的CPU模块的电源控制电路，其特征在于，还包括：控制电路以及与所述控制电路相对应的控制延时电路；所述控制电路包括：控制输入端、控制输出端、控制开启端与延时控制端；所述控制输入端与控制所述控制电路得电的一个第一输出端相连，所述控制输出端与CPU模块的对应控制端相连，所述控制开启...

【专利技术属性】
技术研发人员：贺巍然，包武，刘业腾，杨会，刘晗，
申请(专利权)人：湖南智领通信科技有限公司，
类型：发明
国别省市：