数据存取方法以及系统技术方案

本申请提供一种数据存取方法以及系统，所述方法应用于数据存取系统，数据存取系统包括片上系统和存储介质，片上系统包括至少两个处理器和每个处理器的DMA控制器、仲裁器及内存控制器，方法包括：处理器发送请求信息，请求信息包括操作类型和地址，操作类型包括读取操作或写入操作，当请求信息为本地访问时，处理器根据地址通过其对应的仲裁器及内存控制器对存储介质进行读取操作或写入操作，以完成处理器的本地内存访问，当请求信息为非本地内存访问时，处理器根据地址通过其对应的仲裁器、内存控制器及DMA控制器对存储介质进行读取操作或写入操作，以完成处理器的非本地内存访问。可以缩短数据搬移时间，提高数据存取效率。提高数据存取效率。提高数据存取效率。

【技术实现步骤摘要】
数据存取方法以及系统


[0001]本专利技术涉及一种数据存取
，尤其涉及一种数据存取方法以及系统。

技术介绍

[0002]片上系统(System
‑
on
‑
a
‑
Chip，SoC)是一种集成电路芯片，SoC包括一个或多个处理器单元，可包括内部存储器(例如，静态随机存取存储器(SRAM))，或者可与容量大于内部存储器的容量的外部存储器装置(例如，动态随机存取存储器(DRAM))通信。
[0003]目前SoC上多处理器对内存的访问是总线方式，通过单一内存控制器访问动态随机存取内存器的内存，SoC上的多个处理器单元共享一个大的内存池，在多个处理器要进行数据传输时，使得数据传输效率低，时延高。

技术实现思路

[0004]有鉴于此，有必要提供一种数据存取方法以及系统，可以提高数据传输效率，降低时延。
[0005]本申请一实施方式提供一种数据存取方法，所述数据存取方法应用于数据存取系统中，所述数据存取系统包括片上系统和存储介质，所述片上系统和所述存储介质之间通过总线通信，所述片上系统包括至少两个处理器和每个处理器的各自搬运模块，所述搬运模块包括DMA控制器、仲裁器及内存控制器，所述数据存取方法包括：
[0006]所述处理器发送请求信息，其中所述请求信息包括操作类型和地址，所述操作类型包括读取操作或写入操作；
[0007]当所述请求信息为本地访问时，基于所述地址，所述处理器通过其对应的仲裁器及内存控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的本地内存访问；以及，
[0008]当所述请求信息为非本地内存访问时，基于所述地址，所述处理器通过其对应的仲裁器、内存控制器及DMA控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的非本地内存访问。
[0009]根据本申请的一些实施方式，所述当所述请求信息为本地访问时，基于所述地址，所述处理器通过其对应的仲裁器及内存控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的本地内存访问包括：
[0010]当所述请求信息为本地访问时，所述处理器的工作模式为内存控制模式，所述处理器向其对应的所述内存控制器发送第一控制命令，所述第一控制命令用于指示所述内存控制器获取所述请求信息；
[0011]所述内存控制器根据所述请求信息向所述仲裁器发送总线请求信号，所述仲裁器将总线使用权发送给所述内存控制器；
[0012]所述内存控制器根据所述地址对所述存储介质进行读取操作或写入操作。
[0013]根据本申请的一些实施方式，所述内存控制器根据所述地址对所述存储介质进行
读取操作或写入操作包括：
[0014]在进行读取操作时，所述内存控制器根据所述地址读取第一数据，所述处理器接收所述内存控制器发送的所述第一数据；
[0015]或者，在进行写入操作时，所述内存控制器根据所述地址将所述处理器发送的第二数据写入至所述存储介质。
[0016]根据本申请的一些实施方式，所述当所述请求信息为非本地内存访问时，基于所述地址，所述处理器通过其对应的仲裁器、内存控制器及DMA控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的非本地内存访问包括：
[0017]当所述请求信息为非本地内存访问时，所述处理器的工作模式为DMA控制模式，所述处理器向其对应的所述DMA控制器发送第二控制命令，所述第二控制命令用于指示所述DMA控制器获取所述请求信息；
[0018]所述DMA控制器根据所述请求信息向对应的所述仲裁器发送总线请求信号，所述仲裁器将总线使用权发送给所述DMA控制器；
[0019]所述DMA控制器根据所述地址通过对应的所述内存控制器对所述存储介质进行读取操作或写入操作。
[0020]根据本申请的一些实施方式，所述DMA控制器根据所述地址通过对应的所述内存控制器对所述存储介质进行读取操作或写入操作包括：
[0021]所述DMA控制器将所述地址发送给所述内存控制器，所述内存控制器根据所述地址对所述存储介质进行读取操作或写入操作。
[0022]根据本申请的一些实施方式，所述DMA控制器将所述地址发送给所述内存控制器，所述内存控制器根据所述地址对所述存储介质进行读取操作或写入操作包括：
[0023]在进行写入操作时，所述DMA控制器接收所述处理器发送的第三数据，并向所述地址中目的地址所对应的仲裁器发送总线请求信号，在获得总线使用权后，所述DMA控制器将所述第三数据发送给所述目的地址对应的第一内存控制器，以使得所述第一内存控制器将所述第三数据写入至所述存储介质；
[0024]或者，在进行读取操作时，所述DMA控制器根据所述地址中的源地址向对应的仲裁器发送总线请求信号，在获得总线使用权后，所述DMA控制器将所述源地址发送给所述源地址对应的第二内存控制器，所述第二内存控制器根据所述源地址读取第四数据，所述DMA控制器接收所述第四数据，所述处理器通过所述DMA控制器读取所述第四数据。
[0025]根据本申请的一些实施方式，所述处理器包括以下一种或多种：中央处理单元、图形处理单元、数字信号处理器。
[0026]本申请一实施方式提供一种数据存取系统，所述数据存取系统包括片上系统和存储介质，所述片上系统和所述存储介质之间通过总线通信，所述片上系统包括至少两个处理器和每个处理器的各自搬运模块，所述搬运模块包括DMA控制器、仲裁器及内存控制器；
[0027]所述处理器发送请求信息，其中所述请求信息包括操作类型和地址，所述操作类型包括读取操作或写入操作；
[0028]所述处理器，用于在所述请求信息为本地访问时，基于所述地址，通过其对应的仲裁器及内存控制器对所述存储介质进行读取操作或写入操作，以完成本地内存访问，在所述请求信息为非本地内存访问时，基于所述地址，通过其对应的仲裁器、内存控制器及DMA
控制器对所述存储介质进行读取操作或写入操作，以完成非本地内存访问。
[0029]根据本申请的一些实施方式，所述片上系统与所述存储介质之间通过晶圆堆叠方式连接。
[0030]根据本申请的一些实施方式，所述存储介质为动态随机存取内存。
[0031]本申请实施方式提供的数据存取方法以及系统，在本地访问时，通过内存控制器进行数据存取，在非本地访问时，通过DMA控制器进行数据存取。如此，本申请实施方式提供的数据存取方法以及系统，无需等待总线闲置，可以缩短数据搬移时间，提高数据存取效率。
附图说明
[0032]图1是根据本申请一实施方式的一种数据存取系统结构图。
[0033]图2及图3是根据本申请一实施方式的搬运模块的工作流程示意图。
[0034]图4是根据本申请一实施方式的一种数据存取方法流程示意图。
[0035]图5是图4步骤S20的细化流程示意图。
[0036]图6是图4步骤S30的细化流程示意图。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据存取方法，其特征在于，所述数据存取方法应用于数据存取系统中，所述数据存取系统包括片上系统和存储介质，所述片上系统和所述存储介质之间通过总线通信，所述片上系统包括至少两个处理器和每个处理器的各自搬运模块，所述搬运模块包括DMA控制器、仲裁器及内存控制器，所述数据存取方法包括：所述处理器发送请求信息，其中所述请求信息包括操作类型和地址，所述操作类型包括读取操作或写入操作；当所述请求信息为本地访问时，基于所述地址，所述处理器通过其对应的仲裁器及内存控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的本地内存访问；以及，当所述请求信息为非本地内存访问时，基于所述地址，所述处理器通过其对应的仲裁器、内存控制器及DMA控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的非本地内存访问。2.如权利要求1所述的数据存取方法，其特征在于，所述当所述请求信息为本地访问时，基于所述地址，所述处理器通过其对应的仲裁器及内存控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的本地内存访问包括：当所述请求信息为本地访问时，所述处理器的工作模式为内存控制模式，所述处理器向其对应的所述内存控制器发送第一控制命令，所述第一控制命令用于指示所述内存控制器获取所述请求信息；所述内存控制器根据所述请求信息向所述仲裁器发送总线请求信号，所述仲裁器将总线使用权发送给所述内存控制器；所述内存控制器根据所述地址对所述存储介质进行读取操作或写入操作。3.如权利要求2所述的数据存取方法，其特征在于，所述内存控制器根据所述地址对所述存储介质进行读取操作或写入操作包括：在进行读取操作时，所述内存控制器根据所述地址读取第一数据，所述处理器接收所述内存控制器发送的所述第一数据；或者，在进行写入操作时，所述内存控制器根据所述地址将所述处理器发送的第二数据写入至所述存储介质。4.如权利要求1所述的数据存取方法，其特征在于，所述当所述请求信息为非本地内存访问时，基于所述地址，所述处理器通过其对应的仲裁器、内存控制器及DMA控制器对所述存储介质进行读取操作或写入操作，以完成所述处理器的非本地内存访问包括：当所述请求信息为非本地内存访问时，所述处理器的工作模式为DMA控制模式，所述处理器向其对应的所述DMA控制器发送第二控制命令，所述第二控制命令用于指示所述DMA控制器获取所述请求信息；所述DMA控制器根据所述请求信息向对应的所述仲裁器发送总线请求信号，所述仲裁器将...

【专利技术属性】
技术研发人员：范姜炯熙，
申请(专利权)人：鸿海精密工业股份有限公司，
类型：发明
国别省市：