半导体表面缺陷的处理方法和半导体器件的制备方法技术

该发明专利技术公开了一种半导体表面缺陷的处理方法和半导体器件的制备方法，所述半导体表面缺陷的处理方法包括：将半导体器件置于等离子体处理设备内，所述半导体器件包括衬底和形成在所述衬底表面的沉积层，所述沉积层形成有气泡；对所述沉积层表面进行等离子体轰击以将所述气泡击破，使得所述沉积层表面平整。根据本发明专利技术实施例的半导体表面缺陷的处理方法，能够使得半导体表面更加平整且能够提高半导体器件的良率。件的良率。件的良率。

【技术实现步骤摘要】
半导体表面缺陷的处理方法和半导体器件的制备方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体表面缺陷的处理方法和半导体器件的制备方法。

技术介绍

[0002]现有半导体器件工艺中，在沉积形成薄膜层时，由于表面残留气体的影响，导致气体被包在膜层下，在膜层表面形成凸出的气泡导致膜层表面不平整，尤其是在硬掩模层工艺过程中，在工艺末期对膜层进行刻蚀时，凸出气泡顶部刻蚀容易形成尖端凸出，尖端凸出容易发生剥落掉入刻蚀凹槽内，导致半导体器件刻蚀后形成颗粒遮挡，而且在刻蚀过程中，由于气泡形成，刻蚀气体或溶液进入气泡内，刻蚀宽度发生变化，容易出现侧蚀问题，导致刻蚀宽度变大而影响后续良率异常。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体表面缺陷的处理方法，能够使得半导体表面更加平整且能够提高半导体器件的良率。
[0004]根据本专利技术实施例的半导体表面缺陷的处理方法，包括：将半导体器件置于等离子体处理设备内，所述半导体器件包括衬底和形成在所述衬底表面的沉积层，所述沉积层形成有气泡；对所述沉积层表面进行等离子体轰击以将所述气泡击破，使得所述沉积层表面平整。
[0005]根据本专利技术的一些实施例，所述沉积层形成为含有硅氢键的含硅化合物层，在对所述沉积层表面进行等离子体轰击时采用硼烷气体进行等离子体轰击，所述硅氢键断裂并形成键能稳定的硼氢键。
[0006]可选地，在对所述沉积层表面进行等离子体轰击后，于所述沉积层表面形成覆盖所述沉积层的含硼氢键的氮化硅层。
[0007]可选地，所述硼烷气体的流速为2000～5000sccm，所述制程温度为400～480℃，工艺压力在2～5Tor。
[0008]可选地，所述射频功率为300～800W。
[0009]可选地，在于所述衬底表面形成沉积层的步骤中，采用硅烷气体与氨气为形成所述沉积层的原料气体，所述气泡内具有形成所述沉积层后的残余生成气体，在将所述气泡击破后还包括以下步骤：将所述气泡击破后释放的气体抽除。
[0010]可选地，所述沉积层为氮化硅层、氧化硅层、氮氧化硅层或非晶硅(a
‑
Si)层。
[0011]可选地，在对所述沉积层表面进行等离子体轰击时，采用惰性气体为载气。
[0012]进一步地，所述惰性气体的流速为1000～3000sccm。
[0013]本专利技术还提出了一种半导体器件的制备方法。
[0014]根据本专利技术实施例的半导体器件的制备方法包括：提供半导体衬底；采用等离子体增强化学气相沉积法于所述半导体表面形成层叠设置的多层沉积层，所述沉积层形成有
气泡；在形成多层所述沉积层时，至少对位于最底层的所述沉积层进行等离子体轰击以击破所述气泡后，于所述最底层的沉积层表面形成其它沉积层；图形化所述多层沉积层。
[0015]根据本专利技术的一些实施例，所述最底层的沉积层形成为含硅氢键的硅化合物层，在对所述最底层的沉积层进行等离子轰击时，采用硼烷气体进行等离子体轰击，所述硅氢键断裂以形成键能稳定的硼氢键。
[0016]可选地，在对所述最底层的沉积层进行等离子体轰击后，所述最底层的沉积层的表面形成含硼氢键的硅化合物层，在于所述最底层的沉积层表面形成其它沉积层的步骤中，所述其它沉积层形成在所述硼氢键的硅化合物层的表面。
[0017]根据本专利技术的一些实施例，所述沉积层形成为掩膜层。
[0018]可选地，所述多层沉积层包括第一掩膜层和第二掩膜层，在形成所述多层沉积层的步骤中包括：于所述半导体衬底表面形成所述第一掩膜层，对所述第一掩膜层表面进行等离子体轰击以击破所述第一掩膜层的气泡；于通过等离子体轰击后的所述第一掩膜层表面形成所述第二掩膜层，对所述第二掩膜层表面进行等离子体轰击以击破所述第二掩膜层的气泡。
[0019]根据本专利技术的一些实施例，所述形成多层沉积层和对所述沉积层进行等离子体轰击在同一反应腔室进行。
[0020]根据本专利技术实施例的半导体表面缺陷的处理方法，通过半导体等离子体工艺对沉积层的表面进行等离子体轰击以将半导体器件表面形成的气泡击破，使得气泡中的残余气体溢出，从而能够消除半导体器件表面形成的气泡，使得沉积层表面平整，这样在后续半导体制备工艺中，例如在半导体器件表面进行沉积和刻蚀时，不仅能够避免形成凸出部，使得沉积后形成的半导体器件表面更加平整，也能够避免刻蚀后造成颗粒遮挡和侧蚀的问题，以提高后续产品良率。
附图说明
[0021]图1
‑
图6为相关技术中半导体器件的制备的各步骤的工艺流程图；
[0022]图7
‑
图9为本专利技术实施例的半导体表面缺陷处理方法和半导体器件的制备方法的各步骤的工艺流程剖视图；
[0023]图10
‑
图11为本专利技术实施例的半导体表面处理方法的原理示意图；
[0024]图12为根据本专利技术实施例的半导体表面缺陷的处理方法的流程示意图
[0025]图13为根据本专利技术实施例的半导体器件的制备方法的流程示意图。
[0026]附图标记：
[0027]1：半导体衬底；
[0028]11：沉积层，12：含硼氢键的沉积层，13：气泡。
具体实施方式
[0029]以下结合附图和具体实施方式对本专利技术提出的一种半导体表面缺陷的处理方法作进一步详细说明。
[0030]如图1
‑
图6所示，相关技术的半导体器件在制备过程中，例如在硬掩模层工艺过程中，尤其是工艺末期，由于薄膜层11
’
形成速率较快，而工艺中形成的气体无法快速排出，使
得形成的薄膜层11
’
的表面会有气体残留，导致气体被包裹在薄膜层11
’
下而在薄膜层的表面形成凸出的气泡13
’
，这样在后续沉积其它薄膜层15
’
过程中，在气泡13
’
的位置处的其它薄膜层15
’
形成凸出表面的凸出部12
’
，不仅导致了形成的半导体器件表面不平整，而且在后续进行刻蚀时，当刻蚀位置形成在气泡13
’
位置处时，由于气泡13
’
内形成有一定的空间，刻蚀气体或刻蚀液体进入气泡13
’
内，由于气泡13
’
的大小与刻蚀位置的差异，导致刻蚀出现偏差，例如如图6所示的出现侧蚀现象，影响刻蚀凹槽的宽度，导致后续良率异常。而且如图6所示，由于位于气泡上方的凸出部12
’
，在进行刻蚀时导致刻蚀凹槽的顶部形成向上倾斜的尖端而与半导体器件的表面不平整，在刻蚀时从而容易形成颗粒14
’
脱落进入刻蚀凹槽内，造成在刻蚀凹槽内形成颗粒遮挡而产生半导体器件良率异常的问题。
[0031]下面参考附图描述根据本专利技术实施例的半导体表面缺陷的处理方法。
[0032]如图12所示，根据本专利技术实施例的半导体表面缺陷的处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体表面缺陷的处理方法，其特征在于，包括：将半导体器件置于等离子体处理设备内，所述半导体器件包括衬底和形成在所述衬底表面的沉积层，所述沉积层形成有气泡；对所述沉积层表面进行等离子体轰击以将所述气泡击破，使得所述沉积层表面平整。2.根据权利要求1所述的半导体表面缺陷的处理方法，其特征在于，所述沉积层形成为含有硅氢键的含硅化合物层，在对所述沉积层表面进行等离子体轰击时采用硼烷气体进行等离子体轰击，所述硅氢键断裂并形成键能稳定的硼氢键。3.根据权利要求2所述的半导体表面缺陷的处理方法，其特征在于，在对所述沉积层表面进行等离子体轰击后，于所述沉积层表面形成覆盖所述沉积层的含硼氢键的氮化硅层。4.根据权利要求2所述的半导体表面缺陷的处理方法，其特征在于，所述硼烷气体的流速为2000～5000sccm，所述制程温度为400～480℃，工艺压力在2～5Tor。5.根据权利要求2所述的半导体表面缺陷的处理方法，其特征在于，所述射频功率为300～800W。6.根据权利要求2所述的半导体表面缺陷的处理方法，其特征在于，在于所述衬底表面形成沉积层的步骤中，采用硅烷气体与氨气为形成所述沉积层的原料气体，所述气泡内具有形成所述沉积层后的残余生成气体，在将所述气泡击破后还包括以下步骤：将所述气泡击破后释放的气体抽除。7.根据权利要求2所述的半导体表面缺陷的处理方法，其特征在于，所述沉积层为氮化硅层、氧化硅层、氮氧化硅层或非晶硅(a
‑
Si)层。8.根据权利要求2所述的半导体表面缺陷的处理方法，其特征在于，在对所述沉积层表面进行等离子体轰击时，采用惰性气体为载气。9.根据权利要求8所述的半导体表面缺陷的处理方法，其...

【专利技术属性】
技术研发人员：江向红，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：