一种应用于全摆幅仪表放大器的高压电荷泵制造技术

本发明专利技术公开了一种应用于全摆幅仪表放大器的高压电荷泵，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第七NMOS管、第六NMOS管N、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第三电容、第四电阻、第三电阻、第二电容、第二电阻、第一电容及第一电阻，该高压电荷泵能够输出高于供电电源的电压。于供电电源的电压。于供电电源的电压。

【技术实现步骤摘要】
一种应用于全摆幅仪表放大器的高压电荷泵


[0001]本专利技术涉及一种高压电荷泵，具体涉及一种应用于全摆幅仪表放大器的高压电荷泵。

技术介绍

[0002]随着电子技术的飞速发展，仪表放大器也得到广泛的应用，其中轨到轨全输入摆幅的仪表放大器应用十分广泛。然而，传统轨到轨仪表放大器的输入电压只能做到接近电源，因此使用电荷泵提高输入电压范围至超过电源电压十分有必要。

技术实现思路

[0003]本专利技术的目的在于克服上述现有技术的缺点，提供了一种应用于全摆幅仪表放大器的高压电荷泵，该高压电荷泵能够输出高于供电电源的电压。
[0004]为达到上述目的，本专利技术所述的应用于全摆幅仪表放大器的高压电荷泵包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第七NMOS管、第六NMOS管N、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第三电容、第四电阻、第三电阻、第二电容、第二电阻、第一电容及第一电阻；
[0005]第一NMOS管的栅极与时钟信号端CLK2相连；第一NMOS管的漏极与第五PMOS管的漏极、第一电容的端子2相连；第一NMOS管的源极与GND相连；
[0006]第二NMOS管的栅极与时钟信号端CLK2N相连；第二NMOS管的漏极与第六PMOS管的漏极及第二电容的端子2相连；第二NMOS管的源极与GND相连；
[0007]第三NMOS管的栅极与第四NMOS管的栅极、第八NMOS管的栅极、第十一NMOS管的漏极、第十五PMOS管的栅极、第十五PMOS管的漏极相连；第三NMOS管的漏极与第十一PMOS管的栅极、第十一NMOS管的漏极、第十二PMOS管的栅极相连；第三NMOS管的源极与第四NMOS管的漏极相连；
[0008]第四NMOS管的源极与第六NMOS管的源极、第七NMOS管的漏极相连；第五NMOS管的栅极与第六NMOS管的栅极、第九NMOS管的栅极、第三电阻的端子2及第四电阻的端子1相连；
[0009]第五NMOS管的漏极与第十PMOS管的栅极及第十二PMOS管的漏极相连；第五NMOS管的源极与第六NMOS管的漏极相连；
[0010]第七NMOS管的栅极与VB2相连；第七NMOS管的源极与GND相连；
[0011]第八NMOS管的漏极与第十三PMOS管的栅极、第十三PMOS管的漏极及第十四PMOS管的栅极相连；第八NMOS管的源极与第九NMOS管的源极、第十NMOS管的漏极相连；
[0012]第九NMOS管的漏极与第九PMOS管的栅极、第十四PMOS管的漏极相连；第九NMOS管的源极与第十NMOS管的漏极相连；
[0013]第十NMOS管的栅极与VB3相连，第十NMOS管的源极与GND相连；
[0014]第十一NMOS管的栅极与VB2相连；第十一NMOS管的漏极与第十五PMOS管的栅极及第十五PMOS管的漏极相连；第十一NMOS管的源极与GND相连；第一PMOS管的栅极与高压时钟信号端CLKH1相连；
[0015]第一PMOS管的源极与VDD相连；第一PMOS管的漏极与第一电阻的端子1相连，第一电阻的端子2与第四PMOS管的漏极及第一电容的端子1相连；
[0016]第二PMOS管的栅极与高压时钟信号端CLKH1N相连；第二PMOS管的源极与VDD相连；第二PMOS管的漏极与第二电阻的端子1相连；
[0017]第三PMOS管的栅极与高压时钟信号端CLKH3相连；第三PMOS管的源极与第四PMOS管的源极、第十六PMOS管的源极及第三电容的端子1相连；第三PMOS管的漏极与第二电阻的端子2及第二电容的端子1相连；
[0018]第四PMOS管的栅极与高压时钟信号端CLKH3N相连；第五PMOS管的栅极与VB3相连；第五PMOS管的源极与第七PMOS管的漏极相连；
[0019]第六PMOS管的栅极与VB3相连；第六PMOS管的源极与第八PMOS管的漏极相连；
[0020]第七PMOS管的栅极与时钟信号端CLK3相连；第七PMOS管的源极与第九PMOS管的漏极相连；
[0021]第八PMOS管的栅极与时钟信号端CLK3N相连；第八PMOS管的源极与第十PMOS管的漏极相连；
[0022]第九PMOS管的栅极与第九NMOS管的漏极及第十四PMOS管的漏极相连；第九PMOS管的源极与VDD相连；
[0023]第十PMOS管的源极与VDD相连；
[0024]第十一PMOS管的源极与VDD相连；
[0025]第十二PMOS管的源极与VDD相连；
[0026]第十三PMOS管的源极与VDD相连；
[0027]第十四PMOS管的源极与VDD相连；
[0028]第十五PMOS管的源极与第十六PMOS管的栅极及第十六PMOS管的漏极相连；第三电阻的端子1与VDD相连；第四电阻的端子1与GND相连；第三电容的端子2与GND相连。
[0029]还包括时钟信号升压电路；时钟信号升压电路包括第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七PMOS管、第十八PMOS管及第四电容；
[0030]第十二NMOS管的栅极与时钟信号端CLK1相连；第十二NMOS管的漏极与第十七PMOS管的漏极、第四电容的端子1相连；第十二NMOS管的源极与GND相连；
[0031]第十三NMOS管的栅极与时钟信号端CLK1相连；第十三NMOS管的漏极与VDD相连；第十三NMOS管的源极与第十八PMOS管的源极、第四电容的端子2相连；
[0032]第十四NMOS管的栅极与第十四NMOS管的源极及第十五NMOS管的漏极相连；第十四NMOS管的漏极与VDD相连；
[0033]第十五NMOS管的栅极与第十五NMOS管的源极、第十六NMOS管的漏极及第十八PMOS管的漏极相连；
[0034]第十六NMOS管的栅极与时钟信号端CLK1相连；第十六NMOS管的源极与GND相连；第十七PMOS管的栅极与时钟信号端CLK1相连；
[0035]第十七PMOS管的源极与VDD相连；
[0036]第十八PMOS管的栅极与时钟信号端CLK1相连。
[0037]高压时钟信号端CLKH1处的高压时钟信号为占空比高于50％的方波信号。
[0038]时钟信号端CLK2处的时钟信号为占空比低于50％的方波信号。
[0039]时钟信号端CLK3处的时钟信号为占空比为50％的方波信号。
[0040]高压时钟信号端CLKH3处的高压时钟信号为占空比为50％的方波信号。
[0041]本专利技术具有以下有益效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于全摆幅仪表放大器的高压电荷泵，其特征在于，包括第一NMOS管(NMOS1)、第二NMOS管(NMOS2)、第三NMOS管(NMOS3)、第四NMOS管(NMOS4)、第五NMOS管(NMOS5)、第七NMOS管(NMOS7)、第六NMOS管(NMOS6)、第八NMOS管(NMOS8)、第九NMOS管(NMOS9)、第十NMOS管(NMOS10)、第十一NMOS管(NMOS11)、第一PMOS管(PMOS1)、第二PMOS管(PMOS2)、第三PMOS管(PMOS3)、第四PMOS管(PMOS4)、第六PMOS管(PMOS6)、第七PMOS管(PMOS7)、第八PMOS管(PMOS8)、第九PMOS管(PMOS9)、第十PMOS管(PMOS10)、第十一PMOS管(PMOS11)、第十二PMOS管(PMOS12)、第十三PMOS管(PMOS13)、第十四PMOS管(PMOS14)、第十五PMOS管(PMOS15)、第十六PMOS管(PMOS16)、第三电容(C3)、第四电阻(R4)、第三电阻(R3)、第二电容(C2)、第二电阻(R2)、第一电容(C1)及第一电阻(R1)；第一NMOS管(NMOS1)的栅极与时钟信号端CLK2相连；第一NMOS管(NMOS1)的漏极与第五PMOS管(PMOS5)的漏极、第一电容(C1)的端子2相连；第一NMOS管(NMOS1)的源极与GND相连；第二NMOS管(NMOS2)的栅极与时钟信号端(CLK2N)相连；第二NMOS管(NMOS2)的漏极与第六PMOS管(PMOS6)的漏极及第二电容(C2)的端子2相连；第二NMOS管(NMOS2)的源极与GND相连；第三NMOS管(NMOS3)的栅极与第四NMOS管(NMOS4)的栅极、第八NMOS管(NMOS8)的栅极、第十一NMOS管(NMOS11)的漏极、第十五PMOS管(PMOS15)的栅极、第十五PMOS管(PMOS15)的漏极相连；第三NMOS管(NMOS3)的漏极与第十一PMOS管(PMOS11)的栅极、第十一NMOS管(NMOS11)的漏极、第十二PMOS管(PMOS12)的栅极相连；第三NMOS管(NMOS3)的源极与第四NMOS管(NMOS4)的漏极相连；第四NMOS管(NMOS4)的源极与第六NMOS管(NMOS6)的源极、第七NMOS管(NMOS7)的漏极相连；第五NMOS管(NMOS5)的栅极与第六NMOS管(NMOS6)的栅极、第九NMOS管(NMOS9)的栅极、第三电阻(R3)的端子2及第四电阻(R4)的端子1相连；第五NMOS管(NMOS5)的漏极与第十PMOS管(PMOS10)的栅极及第十二PMOS管(PMOS12)的漏极相连；第五NMOS管(NMOS5)的源极与第六NMOS管(NMOS6)的漏极相连；第七NMOS管(NMOS7)的栅极与VB2相连；第七NMOS管(NMOS7)的源极与GND相连；第八NMOS管(NMOS8)的漏极与第十三PMOS管(PMOS13)的栅极、第十三PMOS管(PMOS13)的漏极及第十四PMOS管(PMOS14)的栅极相连；第八NMOS管(NMOS8)的源极与第九NMOS管(NMOS9)的源极、第十NMOS管(NMOS10)的漏极相连；第九NMOS管(NMOS9)的漏极与第九PMOS管(PMOS9)的栅极、第十四PMOS管(PMOS14)的漏极相连；第九NMOS管(NMOS9)的源极与第十NMOS管(NMOS10)的漏极相连；第十NMOS管(NMOS10)的栅极与VB3相连，第十NMOS管(NMOS10)的源极与GND相连；第十一NMOS管(NMOS11)的栅极与VB2相连；第十一NMOS管(NMOS11)的漏极与第十五PMOS管(PMOS15)的栅极及第十五PMOS管(PMOS15)的漏极相连；第十一NMOS管(NMOS11)的源极与GND相连；第一PMOS管(PMOS1)的栅极与高压时钟信号端CLKH1相连；第一PMOS管(PMOS1)的源极与VDD相连；第一PMOS管(PMOS1)的漏极与第一电阻(R1)的端子1相连，第一电阻(R1)的端子2与第四PMOS管(PMOS4)的漏极及第一电容(C1)的端子1相连；第二PMOS管(PMOS2)的栅极与高压时钟信号端CLKH1N相连；第二PMOS管(PMOS2)的源极与VDD相连；第二PMO...

【专利技术属性】
技术研发人员：李海，王晓飞，董磊，王伟，陈亮，刘绍东，穆迪，赵清源，袁俊球，
申请(专利权)人：国网江苏省电力有限公司常州供电分公司，
类型：发明
国别省市：