差分信号的检测电路、检测方法及电子设备技术

本申请提供一种差分信号的检测电路、检测方法及电子设备，包括：电压阈值生成单元、预比较单元、整流比较单元和检测处理单元；电压阈值生成单元根据参考电压值和可调符号序列，提供可调电压阈值；预比较单元对差分信号的电压值和可调电压阈值进行比较，提供第一比较结果；整流比较单元对第一比较结果进行整流、比较处理，提供待检测信号；检测处理单元检测到待检测信号为高电平时，确定差分信号为有效信号；检测到待检测信号为低电平时，将可调符号序列减去预设值，向电压阈值生成单元提供减去预设值后的可调符号序列，以得到新的待检测信号。本申请提供的差分信号的检测电路、检测方法及电子设备用于提高检测差分信号是否为有效信号的准确性。效信号的准确性。效信号的准确性。

【技术实现步骤摘要】
差分信号的检测电路、检测方法及电子设备


[0001]本申请涉及集成电路
，尤其涉及一种差分信号的检测电路、检测方法及电子设备。

技术介绍

[0002]SerDes(serializer/deserializer，序列化器与反序列化器)是一种进行串行数据和并行数据相互转换的收发IC(integrated circuit，集成电路)。SerDes中包括接收端，接收端包括均衡电路、时钟数据恢复电路和解串电路等。均衡电路用于对差分信号进行均衡处理，以消除差分信号传输过程中的损耗和码间干扰。时钟数据恢复电路用于对均衡电路输出的信号进行采样，从而提取出时钟信息并对数据进行重定时。解串电路将时钟数据恢复电路输出的串行高速数据解串成并行数据。通常，在检测到差分信号为有效信号之后，控制均衡电路、时钟数据恢复电路和解串电路等启动工作。
[0003]在相关技术中，提供一种模拟前端电路(如图1所示)包括：阻抗匹配单元110、差分放大器120和幅度检测判断单元130。阻抗匹配单元110用于适配不同幅值的差分信号(inp、inn)并实现差分信号的多路输出；差本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差分信号的检测电路，其特征在于，包括：电压阈值生成单元、预比较单元、整流比较单元和检测处理单元；其中，所述电压阈值生成单元，用于根据输入的参考电压值和可调符号序列，向所述预比较单元提供可调电压阈值；所述预比较单元，用于对输入的差分信号的电压值和所述可调电压阈值进行比较，向所述整流比较单元提供第一比较结果；所述整流比较单元，用于对所述第一比较结果进行整流、比较处理，并向所述检测处理单元提供待检测信号；所述检测处理单元，用于在检测到所述待检测信号为高电平时，确定所述差分信号为有效信号；在检测到所述待检测信号为低电平时，将所述可调符号序列减去预设值，并将减去所述预设值之后的可调符号序列，提供给所述电压阈值生成单元，以得到新的待检测信号。2.根据权利要求1所述的电路，其特征在于，电压阈值生成单元包括：解码器、第一级运算放大器和第二级运算放大器；所述解码器，用于对所述可调符号序列进行解码处理，得到开关控制序列；所述第一级运算放大器，用于对所述第二级运算放大器提供的反馈电压和所述参考电压值进行放大处理，得到放大后的参考电压值；所述第二级运算放大器，用于根据所述放大后的参考电压值和所述开关控制序列，输出所述可调电压阈值，并向第一级运算放大器提供反馈电压。3.根据权利要求2所述的电路，其特征在于，所述第一级运算放大器包括：PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4和NMOS管M5；所述PMOS管M1的源极和PMOS管M2的源极连接，所述PMOS管M1的栅极和PMOS管M2的栅极连接，所述NMOS管M3的源极和NMOS管M4的源极连接；所述PMOS管M1的源极和PMOS管M2的源极接收第一电压；所述NMOS管M3的漏极分别与所述PMOS管M1的漏极和栅极连接，所述NMOS管M3的栅极与所述第二级运算放大器的第一输出端连接；所述NMOS管M4的漏极分别与所述PMOS管M2的漏极和所述第二级运算放大器的输入端连接，所述NMOS管M4的栅极接收所述参考电压值；所述NMOS管M5的栅极接收第二电压，所述NMOS管M5的源极接地，所述NMOS管M5的漏极连接至所述NMOS管M3的源极和NMOS管M4的源极之间。4.根据权利要求3所述的电路，其特征在于，所述第二级运算放大器包括：PMOS管M6、NMOS管M7、电阻Rc、电容Cc、电阻阵列RA1和电阻阵列RA2；所述PMOS管M6的源极接收第一电压；所述PMOS管M6的漏极通过串联的所述电阻阵列RA1和所述电阻阵列RA2与所述NMOS管M7的漏极连接，所述NMOS管M7的源极接地，所述NMOS管M7的栅极接收第二电压；所述PMOS管M6的栅极与所述第一级运算放大器连接、还通过串联的所述电阻Rc和电容Cc与所述PMOS管M6的漏极连接；所述电阻阵列RA1输出所述可调电压阈值中的最大可调电压阈值，所述电阻阵列RA2输出所述可调电压阈值中的最小可调电压阈值；
所述NMOS管M3的栅极连接至所述电阻阵列RA1和所述电阻阵列RA2之间。5.根据权利要求4所述的电路，其特征在于，所述电阻阵列RA1和所述电阻阵列RA2的结构相同；所述电阻阵列RA1包括串联的N个电阻和与每个电阻连接的开关。6.根据权利要求1
‑
5任一项所述的电路，其特征在于，所述差分信号包括：第一信号和第二信号；所述可调电压阈值包括：最大可调电压阈值和最小可调电压阈值；所述第一比较结果包括：第一电压差值、第一共模电压、第二电压差值和第二共模电压；所述预比较单元包括：第一放大器和第二放大器；所述第一放大器，用于根据所述第一信号、所述第二信号、以及所述可调电压阈值中的最大可调电压阈值和最小可调电压阈值，输出所述第一电压差值和所述第一共模电压；所述第二放大器，用于根据所述第一信号、所述第二信号、以及所述可调电压阈值中的最大可调电压阈值和最小可调电压阈值，输出所述第二电压差值和所述第二共模电压。7.根据权利要求6所述的电路，其特征在于，所述第一放大器和所述第二放大器的结构相同；所述第一放大器包括：电阻R2、电阻R3、电阻R4、电阻R5、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12和NMOS管M13；其中，串联的所述电阻R2和所述电阻R4与串联的所述电阻R3和所述电阻R5并联；所述电阻R2和所述电阻R3接收第一电压，所述电阻R4和所述电阻R5之间输出所述第一共模电压；所述NMOS管M8的源极和NMOS管M9的源极连接，所述NMOS管M11的源极和NMOS管M12的源极连接；所述NMOS管M10的栅极接收第二电压，所述NMOS管M10的源极接地，所述NMOS管M10的漏极连接至所述NMOS管M8的源极和NMOS管M9的源极之间，所述NMOS管M8的栅极接收所述最小可调电压阈值，所述NMOS管M8的漏极分别与所述NMOS管M11的漏极、以及所述电阻R2和所述电阻R4连接，所述NMOS管M9的栅极接收所述第二信号，所述NMOS管M9漏极输出所述第一电压差值；所述NMOS管M13的栅极连接所述第二电压，所述NMOS管M13的源极接地，所述NMOS管M13的漏极连接至所述NMOS管M11的源极和所述NMOS管M12的源极之间，所述NMOS管M11的栅极接收所述第一信号，所述NMOS管M12的漏极分别与所述NMOS管M9的漏极、以及...

【专利技术属性】
技术研发人员：李昱辰，林长龙，孙欣茁，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：发明
国别省市：