一种半导体器件的制备方法技术

本发明专利技术公开了一种半导体器件的制备方法，应用于微电子技术领域，该方法包括:提供半导体基材；采用ZrO2靶材和Hf单质靶材，通过溅射工艺在半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层。通过本发明专利技术至少在一定程度上解决了现有技术中采用原子层沉积方法生长铁电层时，造成生长效率低，以及在铁电半导体器件引入C、H等杂质导致的铁电性能较差、漏电较大的技术问题。较大的技术问题。较大的技术问题。

【技术实现步骤摘要】
一种半导体器件的制备方法


[0001]本专利技术属于微电子
，尤其涉及一种半导体器件的制备方法。

技术介绍

[0002]随着信息技术的发展，人们对于半导体器件的需求不断增大，对存储器、场效应管等半导体器件的体积、功耗和价格等方面提出了越来越高的要求。
[0003]其中，HfO2基铁电存储器因为具有高速、低功耗、结构简单易集成、与现有CMOS工艺兼容性好等一系列优点，成为后摩尔时代新型非易失性存储器的热门候选之一。然而，现有的生长HfO2基铁电薄膜的技术主要通过ALD(atomic layer deposition，单原子层沉积)的方式实现，生产效率低，同时这种生长方式在生长过程中容易引入C和H等杂质这些问题，导致形成铁电半导体器件的铁电性能较差、漏电较大。

技术实现思路

[0004]本专利技术实施例通过提供一种半导体器件的制备方法，至少在一定程度上解决了现有技术中铁电半导体器件的生产效率低、铁电性能较差、漏电较大的技术问题。
[0005]本专利技术实施例提供的一种半导体器件的制备方法，包括:
[0006]提供半导体基材；
[0007]采用ZrO2靶材和Hf单质靶材，通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层。
[0008]可选地，在所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的步骤中，形成所述Hf单质掺杂的ZrO2基铁电薄膜层的厚度为3～70nm。
[0009]可选地，在所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的步骤中：
[0010]溅射所述ZrO2靶材所用的功率为30W～200W；
[0011]溅射所述Hf单质靶材所用的功率为6W～100W。
[0012]可选地，所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的过程，在通入第一混合气体的真空条件下进行；
[0013]其中，所述第一混合气体中，通入氩气的流速为10～50sccm、通入氧气的流速为0～10sccm以及通入氮气的流速为0～10sccm。
[0014]可选地，在通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的步骤中，控制所述半导体基材的转速在3～10rpm范围内。
[0015]可选地，所述ZrO2靶材和所述Hf单质靶材的纯度均在99％以上。
[0016]可选地，所述半导体器件为ZrO2基铁电存储器，所述提供半导体基材的步骤，包括：
[0017]提供第一半导体衬底；
[0018]在所述第一半导体衬底之上形成下电极层，或者在所述第一半导体衬底之上依次
形成下电极层和第一介质层，以形成所述半导体基材。
[0019]可选地，在所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层之后，还包括：
[0020]在所述Hf单质掺杂的ZrO2基铁电薄膜层之上形成上电极层，或者在所述Hf单质掺杂的ZrO2基铁电薄膜层之上依次形成第二介质层和上电极层；
[0021]在形成上电极层之后执行热退火工艺，所述热退火工艺的温度在400℃～700℃范围内。
[0022]可选地，所述半导体器件为ZrO2基铁电场效应晶体管，所述提供半导体基材的步骤，包括：
[0023]提供第二半导体衬底；
[0024]在所述第二半导体衬底中形成源极区域和漏极区域；
[0025]在所述第二半导体衬底的上方形成栅极介电层，以形成所述半导体基材，其中，所述栅极介电层位于所述源极区域和漏极区域之间的区域。
[0026]可选地，在所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层之后，还包括：
[0027]在所述Hf单质掺杂的ZrO2基铁电薄膜层之上形成栅电极；
[0028]在形成所述栅电极后执行热退火工艺，其中，所述热退火工艺的温度在400℃～700℃范围内。
[0029]本专利技术实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：由于本专利技术实施例选取ZrO2和Hf单质两种靶材，通过溅射工艺制备半导体器件的铁电薄膜，由此避免了沉积薄膜过程中C和H等杂质的产生，由此形成的Hf单质掺杂的ZrO2基铁电薄膜具有优异的铁电性能、漏电小，进而提高了铁电半导体器件的可靠性，且具有低成本性。
[0030]进一步的，采用溅射工艺制备ZrO2基铁电薄膜，相对于ALD工艺提高了铁电半导体器件的生产效率。
附图说明
[0031]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1为本专利技术实施例中半导体器件的制备方法流程图；
[0033]图2～图5为本专利技术实施例中铁电存储器不同制备工艺的示意图；
[0034]图6为本专利技术实施例中铁电场效应晶体管的制备工艺示意图；
[0035]图7为本专利技术实施例中ZrO2基铁电存储器的极化回滞曲线。
具体实施方式
[0036]本专利技术实施例通过提供一种半导体器件的制备方法，至少在一定程度上解决了现有技术中铁电半导体器件的铁电性能较差、漏电较大的技术问题。
[0037]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开
的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本专利技术，并且能够将本专利技术的范围完整的传达给本领域的技术人员。
[0038]参考图1所示，本专利技术实施例提供了一种半导体器件的制备方法，包括如下步骤：
[0039]首先，是步骤S101：提供半导体基材10。
[0040]具体的，不同的半导体器件，提供的半导体基材10是不同的。所制备而成的半导体器件可以是铁电存储器或者铁电场效应晶体管，当然也可以是其他任意一种需要沉积铁电薄膜层的半导体器件。
[0041]下面，参考图2～图5所示，以制备铁电存储器为例对提供半导体基材10的步骤进行描述：
[0042]参考图2和图4所示，在一些实施方式下，提供半导体基材10的步骤包括：提供第一半导体衬底11；在第一半导体衬底11之上形成下电极层12，以形成半导体基材10。
[0043]在具体实施时，第一半导体衬底11的材料可以为硅，厚度可以但不限于500um。第一半导体衬底11也可以是硅和氧化硅的复合层，其中，硅的厚度可以是500un，氧化硅的厚度可以是300nm。当然，第一半导体衬底11也可以为其他材料制备而成，如可以为锗、砷化镓、PI(聚酰亚胺)等柔性衬底材料。
[0044]对提供的第一半导体衬底11进行清洗，对第一半导体衬底11的清洗过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括:提供半导体基材；采用ZrO2靶材和Hf单质靶材，通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层。2.如权利要求1所述的方法，其特征在于，在所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的步骤中，形成所述Hf单质掺杂的ZrO2基铁电薄膜层的厚度为3～70nm。3.如权利要求1所述的方法，其特征在于，在所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的步骤中：溅射所述ZrO2靶材所用的功率为30W～200W；溅射所述Hf单质靶材所用的功率为6W～100W。4.如权利要求3所述的方法，其特征在于，所述通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的过程，在通入第一混合气体的真空条件下进行；其中，所述第一混合气体中，通入氩气的流速为10～50sccm、通入氧气的流速为0～10sccm以及通入氮气的流速为0～10sccm。5.如权利要求1所述的方法，其特征在于，在通过溅射工艺在所述半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层的步骤中，控制所述半导体基材的转速在3～10rpm范围内。6.如权利要求1所述的方法，其特征在于，所述ZrO2靶材和所述Hf单质靶材的纯度均在99％以上。7.如权利要求1
‑
6中任一所述的方法，其...

【专利技术属性】
技术研发人员：罗庆，王渊，姜鹏飞，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：