FPGA电路后仿真验证方法、装置、电子设备及存储介质制造方法及图纸

本发明专利技术提供了一种FPGA电路后仿真验证方法、装置、电子设备及计算机可读存储介质。本发明专利技术提供的FPGA电路后仿真验证方法，包括：获取电路器件时延信息及线时延信息；根据所述电路器件时延信息及线时延信息获取时序信息文件，根据所述时序信息文件对电路进行时序反标；根据时序反标后的电路及端口信号的时延进行仿真验证，得到电路仿真验证结果。本发明专利技术提供的FPGA电路后仿真验证方法，提高了FPGA电路后仿真验证的效率。真验证的效率。真验证的效率。

【技术实现步骤摘要】
FPGA电路后仿真验证方法、装置、电子设备及存储介质


[0001]本专利技术涉及FPGA电路仿真
，尤其涉及一种FPGA电路后仿真验证方法、装置、电子设备及计算机可读存储介质。

技术介绍

[0002]目前FPGA芯片已在通信、安防、医疗、金融、工业等领域有重要应用，随着工艺水平的逐步提升，FPGA(Field
‑
Programmable GateArray)芯片的规模不断扩大、性能不断提升，其可应用场景及可应用环境范围也将不断扩展，市场对大规模FPGA电路的需求也在不断提高。为保证大规模FPGA电路功能和性能的完备，如何高效地对大规模FPGA电路进行功能仿真、时序验证已经成为当下FPGA芯片设计和开发的重要课题。
[0003]FPGA电路规模的扩大，意味着芯片内部各个模块的数量、电路网表的规模、电路的复杂度也在成倍增加。针对常规版图电路提取的寄生参数网表后仿真，由于仿真工具(VCS、UVM)的运行速度有限，网表规模庞大，其仿真时间一般较长。在FPGA芯片设计流程中，建立的时序模型规模越大，对时序约束的完备需求也越本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA电路后仿真验证方法，其特征在于，包括如下步骤：获取电路器件时延信息及线时延信息；根据所述电路器件时延信息及线时延信息获取时序信息文件，根据所述时序信息文件对电路进行时序反标；根据时序反标后的电路及端口信号的时延进行仿真验证，得到电路仿真验证结果。2.根据权利要求1所述的FPGA电路后仿真验证方法，其特征在于，所述获取电路器件时延信息及线时延信息，具体包括：获取不同工艺、温度下的电路器件时延信息及线时延信息。3.根据权利要求1所述的FPGA电路后仿真验证方法，其特征在于，根据所述时序信息文件对电路进行时序反标，具体包括：建立所述时序信息文件与电路网表中电路层级描述的映射关系，根据所述映射关系对电路进行时序反标。4.根据权利要求3所述的FPGA电路后仿真验证方法，其特征在于，建立所述时序信息文件与电路网表中电路层级描述的映射关系，根据所述映射关系对电路进行时序反标，具体包括：根据所述电路器件时延信息及线时延信息生成脚本文件，通过所述脚本文件建立所述时序信息文件与电路网表中电路层级描述的映射关系，根据所述映射关系对电路进行时序反标。5.根据权利要求2所述的FPGA电路后仿真验证方法，其特征在于，所述端口信号的时延确定步骤，具体包括：根据所述电路的输入、输出接口，分别确定电路输入端口信号时延参数及输出端口时延参数；根据所述不同工艺、温度以及模式，获取输入端口信号时延参数值及输出端口时延参...

【专利技术属性】
技术研发人员：吴兴云，张勇，温长清，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：