改善硅光学调制器中调制效率的方法技术

本公开的实施例涉及改善硅光学调制器中调制效率的方法。一种用于形成具有改善的调制效率的硅光学调制器的方法。该方法包括：在SOI衬底中提供硅层；以及形成在硅层中具有肋结构的波导，该肋结构分别与一侧上的第一板形区域和相对侧上的第二板形区域接合，其中相应的板形厚度小于肋结构。该方法还包括在第一板形区域和第二板形区域的每一个中形成多重蚀刻区段，对于远离肋结构的部分，蚀刻深度减小。此外，该方法包括在具有中等P/N掺杂水平的肋结构中形成PN结。此外，该方法包括对第一/第二板形区域中的多重蚀刻区段分别掺杂P－型/N－型杂质，对于更远离肋结构的部分，掺杂增加。掺杂增加。掺杂增加。

【技术实现步骤摘要】
改善硅光学调制器中调制效率的方法


[0001]本专利技术涉及光通信技术。更具体地，本专利技术提供一种硅光学调制器以及用于形成具有改善的调制效率的硅光学调制器的方法。

技术介绍

[0002]在过去的几十年中，通信网络的使用激增。在因特网的早期，流行的应用限于电子邮件，公告板，以及大多数基于信息和文本的网页冲浪，并且所传送的数据量通常相对较小。当今，因特网、社交网络、移动应用和云计算需要大量带宽来传输大量数据，例如照片、视频、音乐和其它多媒体文件。大多数流量来自消费者使用。例如，像Facebook的社交网络每天处理超过500TB的数据。由于对不仅在用户和数据中心之间而且在数据中心内具有高速链路的数据和数据传输的这种高需求，需要改善现有的数据通信系统以解决这些需求。
[0003]光互连已经显示出优于电链路的改善。通过单模光纤的40－Gbit/s或100－Gbit/s信号传输上的高数据速率是下一代光纤通信网络的目标，其中许多应用涉及高速硅光子器件。电光学调制器是光链路的主要部件之一。由于密集的集成可能性和CMOS制造兼容性，硅光子器件是实现快速和小型化光互连解决方案的最佳选择。为了实现光通信链路的高容量，需要对基于硅光子学的光学调制器的设计进行优化，以改善调制效率，最小化光损耗和加宽带宽。

技术实现思路

[0004]本专利技术涉及光通信技术。更具体地，本专利技术提供了用于形成具有优化掺杂方案的肋形波导结构的硅光学调制器和用于改善调制性能的多重蚀刻板的方法。具有多重蚀刻板的硅光学调制器具有改善的调制效率和调制器带宽，可应用于各种高速光通信链路，尽管其它应用也是可能的。
[0005]在一个实施例中，本专利技术提供了一种用于形成具有改善的调制效率的硅光学调制器的方法。该方法包括在SOI衬底中提供硅层的步骤。该方法还包括形成在硅层中具有肋结构的波导的步骤，该肋结构分别在一侧上与第一板形区域并且在相对侧上与第二板形区域连接，该第一板形区域和第二板形区域具有小于肋结构的厚度的相应板形厚度。另外，该方法包括在第一板形区域和第二板形区域的每个板形区域中形成多重蚀刻区段的步骤，多重蚀刻区段对于远离肋结构的区段具有减小蚀刻深度。此外，该方法包括在具有中等P/N掺杂水平的肋结构中形成PN结的步骤。此外，该方法包括以下步骤：对于远离肋结构的区段，分别以增加的掺杂水平用P型/N型杂质掺杂第一/第二板形区域中的多重蚀刻区段。
[0006]可选地，形成多重蚀刻区段的步骤包括图案化第一板形区域和第二板形区域中的每个板形区域，以限定多个区段的不同区段长度，所述多个区段从与肋结构相邻的第一区段到距肋结构相应较远距离的最后区段，并且以从第一区段到最后区段依次减小的蚀刻深度蚀刻多个区段。
[0007]可选地，形成多重蚀刻区段的步骤还包括形成紧邻肋结构的具有最薄厚度的第一
区段，以增强光学模式限制效果。
[0008]可选地，形成多重蚀刻区段的步骤还包括以增加的厚度形成第二区段直到最后区段，以补偿第一板形区域或第二板形区域中的串联电阻。
[0009]可选地，在具有中等P/N掺杂水平的肋结构中形成PN结的步骤包括在肋结构的减小区段中形成与N型区对接的P型区。同时形成与P型区接合的处于高于中等P掺杂水平的中间P
+1
掺杂水平的肋结构的第一边缘部分、以及与N型区接合的处于高于中等N掺杂水平的中间N
+1
掺杂水平的肋结构的第二边缘部分。
[0010]可选地，形成PN结的步骤包括当减小区段的宽度减小到零时，形成具有在第一边缘部分和第二边缘部分之间的直接对接的P
+
/N
+
结。
[0011]可选地，在第一/第二板形区域中掺杂多重蚀刻区段的步骤包括：从具有最低中间P
+
/N
+
掺杂水平的第一区段，具有较高中间P
+
/N
+
掺杂水平的第二区段，到具有最高中间P
+
/N
+
掺杂水平的最后区段，以逐渐增加的剂量注入P/N型离子杂质。截面长度、厚度、与肋结构的距离以及各自的掺杂水平被优化以最小化通过第一板形区域、肋结构和第二板形区域的串联电阻和光损耗。
[0012]在另一方面，本公开提供了一种用于形成具有改善的调制效率的硅光学调制器的方法。该方法包括在SOI衬底中提供硅层的步骤。该方法还包括形成在硅层中具有肋结构的波导的步骤，该肋结构分别与一侧上的第一板形区域接合并且与相对侧上的第二板形区域接合。另外，该方法包括将第一板形区域掺杂到中间P
+
掺杂水平以及将第二板形区域掺杂到中间N
+
掺杂水平的步骤。此外，该方法包括以下步骤：将P
+
掺杂水平从第一板形区域扩展到肋结构的第一边缘部分，并且将N
+
掺杂水平从第二板形区域扩展到肋结构的第二边缘部分，以在第一边缘部分和第二边缘部分之间留下肋结构的减小区段。此外，该方法包括在肋结构的减小区段中形成PN结的步骤，该PN结具有在中等P部分和中等N部分之间的接触面。
[0013]可选地，形成波导的步骤包括分别形成标称板厚度小于肋结构的第一板区域和第二板区域，以用于将通过波导的光波的光模基本上限制在肋结构内。
[0014]可选地，将第一板形区域掺杂到中间P
+
掺杂水平的步骤包括形成与第一板形区域接合的重P
++
掺杂水平的第一端部区域，并且将第二板形区域掺杂到中间N
+
掺杂水平的步骤包括形成与第二板形区域接合的重N
++
掺杂水平的第二端部区域。
[0015]可选地，中间P
+
或N
+
掺杂水平被设定为高于约1
×
10
17
cm
－3
的中等P或N掺杂水平并且低于约1
×
10
20
cm
－3
的重P
++
或N
++
掺杂水平。
[0016]可选地，将P
+
掺杂水平扩展到肋结构的第一边缘部分和将N
+
掺杂水平扩展到肋结构的第二边缘部分的步骤包括：当减小区段的宽度减小到零时，在P
+
掺杂水平的第一边缘部分和N
+
掺杂水平的第二边缘部分之间直接形成接触面。
[0017]在又一方面，本专利技术提供一种硅光学调制器。该硅光学调制器包括硅波导，该硅波导在横截面中具有肋结构，该肋结构分别在一侧上连接到第一板形区域并且在相对侧上连接到第二板形区域，该第一板形区域和第二板形区域分别具有小于该肋结构的厚度的标称板厚度。硅光学调制器还包括第一板形区域中的中间高P
+
掺杂水平加上肋状结构的第一边缘部分，其对应于第二板形区域中的中间高N
+
掺杂水平加上肋状结构的第二边缘部分。另外，硅光学调制器包括在肋结构的减小区段中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光学调制器，包括：衬底；具有第一P型掺杂水平的第一P型区域以及具有第一N型掺杂水平的第一N型区域，所述第一P型区域和所述第一N型区域形成设置在所述衬底中的PN结，所述第一P型区域和所述第一N型区域中的每个区域包括具有第一横截面尺寸的第一部分；两个或更多个附加P型区域，设置在所述衬底中，所述两个或更多个附加P型区域中的一个附加P型区域邻接所述第一P型区域的所述第一部分，所述两个或更多个附加P型区域具有与所述第一P型区域的所述第一P型掺杂水平不同的相应P型掺杂水平，并且具有与所述第一P型区域的所述第一部分的所述第一横截面尺寸不同的相应横截面尺寸；以及两个或更多个附加N型区域，设置在所述衬底中，所述两个或更多个附加N型区域中的一个附加N型区域邻接所述第一N型区域的所述第一部分，所述两个或更多个附加N型区域具有与所述第一N型区域的所述第一N型掺杂水平不同的相应N型掺杂水平，并且具有与所述第一N型区域的所述第一部分的所述第一横截面尺寸不同的相应横截面尺寸。2.根据权利要求1所述的光学调制器，其中：所述两个或更多个附加P型区域的所述相应P型掺杂水平大于所述第一P型区域的所述第一P型掺杂水平；所述两个或更多个附加P型区域的相应横截面尺寸大于所述第一P型区域的第一部分的第一横截面尺寸；所述两个或更多个附加N型区域的所述相应N型掺杂水平大于所述第一N型区域的所述第一N型掺杂水平；以及所述两个或更多个附加N型区域的相应横截面尺寸大于所述第一N型区域的第一部分的第一横截面尺寸。3.根据权利要求2所述的光学调制器，进一步包括：第二P型区域，设置在所述衬底中，其中所述两个或更多个附加P型区域位于所述第二P型区域与所述第一P型区域的第一部分之间，所述第二P型区域具有第二P型掺杂水平，所述第二P型掺杂水平大于所述两个或更多个附加P型区域的所述相应P型掺杂水平；以及第二N型区域，设置在所述衬底中，其中所述两个或更多个附加N型区域位于所述第二N型区域与所述第一N型区域的第一部分之间，所述第二N型区域具有第二N型掺杂水平，所述第二N型掺杂水平大于所述两个或更多个附加N型区域的所述相应N型掺杂水平。4.根据权利要求3所述的光学调制器，其中所述两个或更多个附加P型区...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：马维尔亚洲私人有限公司，
类型：发明
国别省市：