电源设备制造技术

提出了一种进行配置以使其从输入电压中产生在预定容许变化范围内的输出电压Ｖｏ的电源设备，其中，控制输出电压Ｖｏ，以使其随着输出电压Ｉｏ的增大而在容许变化范围内减小。这种结构使输出电压具有抵御输出电流突然变化的改进的瞬态特性，同时，当输出电流增大时，能够使所消耗功率的减少。

【技术实现步骤摘要】

本专利技术涉及一种电源设备，该电源设备从输入电压中产生允许在预定容许变化范围内变化的输出电压。
技术介绍
通常，在从输入电压Vi中产生允许在预定容许变化范围内变化的输出电压Vo的电源设备中，通过输出电压Vo的反馈控制，使输出电压Vo保持与预定参考电压Vref(不会受输出电流Io增大或减小的影响的恒定电平)相等(见图7A)。事实上，利用进行上述控制的电源设备，即使当输入电压Vi或输出电流Io稍微改变时，可以向负载提供电源设备的输出电压Vo，作为其变化处于容许变化范围内的电压。但是，在进行上述控制的电源设备中，当输出电流Io突然变化以致于其不能由输出电压Vo的反馈回路处理时，输出电压Vo出现很大变化，在最坏情况下，这导致输出电压Vo超出了容许变化范围(见图7B)。这是传统电源设备存在的一个问题。近年来，随着用作这种电源设备负载的半导体芯片(例如CPU)消耗越来越大的电流并且在越来越高速度下运行，这个问题的解决变得非常关键，因此即使在负载突然发生变化时，也需要越来越稳定的输出电压Vo。此外，在上述结构的电源设备中，执行了反馈控制，以使输出电压Vo与不会受输出电流Io增大或减小影响的预定参考电压Vref保持相等。这导致负载的功率消耗随着输出电流Io的增大而增加。这是传统电源设备存在的另一个问题。传统上，已经公开并提出了多种技术，给出了上述问题的解决方案(例如，见日本待审专利申请No.2002-186254)。但是，所有那些技术都试图通过增加反馈回路的响应来解决这些问题，因此基本上与上述传统结构并没有不同，即，这些技术执行反馈控制以使输出电压Vo保持在与不会受输出电流Io增大或减小影响的恒定电平。只要使用了这种结构，就不能在超出一定的限制来提高输出电压Vo的瞬态特性。即，在输出电流Io突然发生变化时，在最坏情况下，仍然存在输出电压超出容许变化范围的危险。而且，随着输出电流Io的增大，负载的功率消耗仍然趋向于增加。
技术实现思路
本专利技术的目的是提供一种电源设备，该设备使输出电压具有抵御输出电流突然变化的改进的瞬态特性，同时允许减小当输出电流增大时所消耗的功率。为了实现上述目的，根据本专利技术，一种电源设备配备有用于从输入电压产生在预定容许变化范围内输出电压的电路；以及用于随着输出电流增大，在容许变化范围内减小输出电压的目标电平的电路。附图说明参考附图，从以下结合了优选实施例的描述中，本专利技术的这个及其它目的和特点会变得清楚，其中图1是示出了本专利技术第一实施例的电源设备的电路图；图2是示出了输出电压比较电路2和偏移电路3的电路图；图3A和3B是分别示出了具体实现本专利技术的电源设备的DC和瞬态特性的图；图4是示出了电流设置信号Si相对于输出电流Io的相关特性的图；图5是示出了本专利技术第二实施例的电源设备的电路图；图6是示出了本专利技术第三实施例的电源设备的电路图；以及图7A和7B是分别示出了传统电源设备的DC和瞬态特性的图。具体实施例方式图1是示出了本专利技术第一实施例的电源设备的电路图。如图所示，本实施例的电源设备包括数字-模拟转换器1(以下称为DAC 1)、输出电压比较电路2、偏移电路3、输出电流比较器4、复位优先S-R触发器5、输出晶体管驱动电路6(以下称为驱动器6)、N沟道MOS场效应晶体管7a和7b(以下称为FET 7a和7b)、输出线圈8、输出电容器9以及检测(sense)电阻器10。将该电源设备设计为同步整流类型的DC/DC转换器，其中，从在两个不同电位之间(输入电位Vi和地电位GND之间)串联以用作开关设备的FET 7a和7b对之间的节点中获得的所需输出电压Vo通过LC滤波器(由输出线圈8和输出电容器9组成)，然后使其经由输出终端To输出。DAC 1将从外部提供的数字信号转换为模拟信号以产生参考电压Vref，参考该参考电压来确定输出电压Vo。应当注意，当输出电流Io等于零时，将该参考电压Vref自身作为输出电压Vo输出(见图4)。输出电压比较电路2由运算放大器2a和恒定阻抗控制器2b构成(之后，被称为CI控制器2b)，并根据参考电压Vref和输出电压Vo之间的比较结果，产生要提供到偏移电路3的设置电流信号Si。稍后将详细描述输出电压比较电路2的内部结构和操作。根据输出电压比较电路2产生的设定电流信号Si，偏移电路3提供输出电流比较器4的两个输入端子之间的预定偏移量。输出电流比较器4的输出端子与S-R触发器5的复位输入端子(R)相连。S-R触发器5的置位输入端子(S)与时钟端子相连，通过该时钟端子，提供时钟信号CLK(例如，具有200到1的频率)，并且S-R触发器5的输出端子(Q)与驱动器6的输入端子相连。驱动器6具有两个输出端子，分别与FET 7a和7b的栅极相连。FET 7a的漏极与电源电压线相连，且FET 7b的源极接地。FET 7a的源极与FET 7b的漏极相连，且这两个FET之间的节点通过输出线圈8与检测电阻器10的一端相连。检测电阻器10的另一端与输出端子To相连，并且还通过输出电容器9与参考电位相连。检测电阻器10的一端(靠近输出线圈8的一端)与输出电流比较器4的反相输入端子(-)相连，且检测电阻器10的另一端(靠近输出端子To的一端)通过偏移电路3与输出电流比较器4的正相输入端子(+)相连。因此，输出电流比较器4根据随输出电流Io变化的检测电阻器10两端的电压Vs(包括偏移电路3产生的偏移)是否高于预定阈值电平来改变其输出电平。当到达S-R触发器5的复位信号为低电平时且其置位信号为高电平时，驱动器6使FET 7a导通，而使FET 7b截止。另一方面，当到达S-R触发器5的复位信号为低电平且其置位信号为低电平时，驱动器6使FET 7a截止，并使FET 7b导通。附带地，当复位信号为高电平时，驱动器使FET 7a截止(FET 7b的状态是不确定)，而与置位信号的状态无关。在上述结构中，当检测电阻器10两端的电压Vs达到预定阈值电平时，到达S-R触发器5的复位信号变为高电平，因此停止FET 7a的切换。接下来，参考图2，将详细说明电压比较电路2和偏移电路3的内部结构。如前所述，在本实施例中，输出电压比较电路2由运算放大器2a和CI控制器2b构成。运算放大器2a由pnp型双极型晶体管P1和P2、npn型双极型晶体管N1和N2以及恒流源I1构成。CI控制器2b由pnp型双极型晶体管P3到P6、npn型双极型晶体管N3到N6、放大器A1和A2以及电阻器R1到R4构成。偏移电路3由pnp型双极型晶体管P7和P8、恒流源I2和I3以及电阻器R5和R6构成。晶体管P1和P2的发射极连接在一起，且这两个晶体管之间的节点通过恒流源I1与电源电压线相连。晶体管P 1和P2的集电极分别与晶体管N1和N2的集电极相连。晶体管P1的基极与DAC 1(未示出)的输出端子相连，以便向其施加参考电压Vref，所述晶体管P1的基极用作运算放大器2a正相输入端子(+)。晶体管P2的基极通过电阻器R1与放大器A1的正相输入端子(+)相连，并且还通过电阻器R2与该电源设备的输出端子To(未示出)相连，其中所述晶体管P2的基极用作运算放大器2a反相输入端子(-)。晶体管P2和P1的集电极之间的节点与放大器A1的正相输入端子(+)相连，所述晶体本文档来自技高网...

【技术保护点】
一种电源设备，包括：用于从输入电压中产生在预定容许变化范围内的输出电压的电路；以及用于随着输出电流增大，在容许变化范围内减小输出电压的目标电平的电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梅本清贵，竹村兴，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]