用于双电源存储器的低功率且稳健的电平移位脉冲锁存器制造技术

提供一种用于存储器的自定时存储器时钟信号的电平移位脉冲锁存器。电平移位脉冲锁存器包括系统功率域到存储器功率域电平移位器，该系统功率域到存储器功率域电平移位器将系统时钟信号反相并电平移位成系统时钟信号的反相版本。传输晶体管控制所述系统时钟信号的反相版本是否驱动存储器功率域锁存器以产生自定时存储器时钟信号。自定时存储器时钟信号。自定时存储器时钟信号。

【技术实现步骤摘要】
【国外来华专利技术】用于双电源存储器的低功率且稳健的电平移位脉冲锁存器
[0001]相关申请的交叉引用
[0002]本申请要求2019年11月11日提交的第201941045726号印度临时专利申请的优先权，其全部内容通过引用并入本文。


[0003]本申请案涉及嵌入式存储器，并且更明确地说涉及用于嵌入式双电源存储器的低功率且稳健的电平移位脉冲锁存器。

技术介绍

[0004]诸如SRAM的存储器通常是自定时的。例如，用于读或写操作的字线的断言由自定时存储器时钟信号触发，该自定时存储器时钟信号响应于系统时钟信号的断言而被断言。但是自定时存储器时钟信号具有独立于系统时钟信号的占空比。尤其，自定时存储器时钟信号响应于存储器功能的完成而被复位。
[0005]为了产生自定时存储器时钟信号，传统上使用脉冲锁存器，该脉冲锁存器响应于系统时钟信号的断言来断言自定时存储器时钟信号，并且一旦字线可以被释放就重置自定时存储器时钟信号。脉冲锁存器因此使自定时存储器时钟信号产生脉冲，以便具有满足所需占空比的脉冲宽度。但是系统时钟信号是在由系统电源电压供电的系统功率域中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电平移位脉冲锁存器，包括：电平移位反相器，被配置成：将来自系统功率域的系统时钟信号反相并电平移位成用于存储器功率域的存储器功率域反相时钟信号，所述系统功率域由系统电源电压供电，所述存储器功率域由存储器电源电压供电；传输晶体管，被配置成：响应于存储器选择信号和所述系统时钟信号两者的断言而导通，以传输所述存储器功率域反相时钟信号以在输入信号节点上形成锁存输入信号；以及存储器功率域锁存器，被配置成：锁存所述锁存输入信号，以提供用于存储器的自定时存储器时钟信号。2.根据权利要求1所述的电平移位脉冲锁存器，还包括：复位电路，被配置成：响应于复位信号的断言，将所述锁存输入信号充电到所述存储器电源电压。3.根据权利要求2所述的电平移位脉冲锁存器，其中，所述复位电路包括p型金属氧化物半导体(PMOS)晶体管，所述p型金属氧化物半导体(PMOS)晶体管具有连接到用于所述存储器电源电压的电源节点的源极和连接到所述输入信号节点的漏极。4.根据权利要求1所述的电平移位脉冲锁存器，其中，所述存储器功率域锁存器被配置成：将所述输入锁存信号反相，以形成所述自定时存储器时钟信号。5.根据权利要求2所述的电平移位脉冲锁存器，其中，所述传输晶体管是第一n型金属氧化物半导体(NMOS)晶体管，所述第一n型金属氧化物半导体(NMOS)晶体管具有连接到所述输入信号节点的漏极，并且其中所述电平移位反相器包括第二NMOS晶体管，所述第二NMOS晶体管具有连接到接地的源极、连接到所述第一NMOS晶体管的漏极的漏极、以及连接到所述系统时钟信号的节点的栅极。6.根据权利要求1所述的电平移位脉冲锁存器，还包括：系统功率域锁存器，被配置成锁存所述存储器选择信号以形成传输晶体管控制信号，其中所述系统功率域锁存器被配置成：在所述存储器功率域反相时钟信号被放电并且复位信号未被断言时是透明的，并且在所述系统时钟信号被充电到所述系统电源电压时是闭合的，并且其中，所述传输晶体管被配置成响应于由所述系统功率域锁存器对所述传输晶体管控制信号的断言而导通。7.根据权利要求6所述的电平移位脉冲锁存器，其中，所述系统功率域锁存器包括或非门，所述或非门被配置成：将所述自定时存储器时钟信号与反相锁存输入信号进行或非运算，以产生所述传输晶体管控制信号。8.根据权利要求7所述的电平移位脉冲锁存器，其中，所述复位信号是低电平有效复位信号。9.根据权利要求8所述的电平移位脉冲锁存器，还包括：时钟路径电路，包括第一逻辑门和第一反相器，所述第一逻辑门被配置成使所述系统时钟信号反相以形成第一内部时钟信号，所述第一反相器被配置成使所述第一内部时钟信号反相以形成第二内部时钟信号，并且其中所述系统功率域锁存器被配置成响应于所述第一内部时钟信号被充电到所述系统电源电压并且所述第二内部时钟信号被放电而透明。10.根据权利要求9所述的电平移位脉冲锁存器，还包括：与非门，被配置成：将所述存储器选择信号与扫描输入信号进行与非运算，以形成锁存
输入信号；第二反相器，由与第一PMOS晶体管串联的第一NMOS晶体管形成，并且所述第二反相器被配置成：使所述锁存输入信号反相，以形成所述反相锁存输入信号；第二NMOS晶体管，具有连接到接地的源极和连接到所述第一NMOS晶体管的漏极的漏极，其中，所述第二NMOS晶体管的栅极被配置成由所述第一内部时钟信号控制；以及第二PMOS晶体管，具有连接到所述系统电源电压的电源节点的源极、并且具有连接到所述第一PMOS晶体管的源极的漏极，其中所述第一PMOS晶体管的栅极被配置成由所述第二内部时钟信号控制。11.根据权利要求9所述的电平移位脉冲锁存器，...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：