一种降压切换式电压调控器，其可以基于峰值电流的感测运作于ＰＦＭ模式而不需要外部二极管。此调控器包含其漏极连接至共用输出节点且其源极分别连接至高低供应电压的ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，以输出电流于电感并产生输出电压。一种控制电路，连接至ＰＭＯＳ晶体管和ＮＭＯＳ晶体管的栅极，可感测电感电流（Ｉ↓［Ｌ］）、感测输出电压（Ｖ↓［ＦＢ］）的衰减版本、以及感测输出于共用输出节点的电压（Ｖｘ）。此控制电路当Ｖ↓［ＦＢ］下降至参考电压以下且Ｖｘ相对于低供应电压维持于正值之时导通ＰＭＯＳ晶体管，而当Ｉ↓［Ｌ］抵达特定值或Ｖ↓［ＦＢ］超过参考电压之时则关闭ＰＭＯＳ晶体管。此控制电路亦可以在ＰＭＯＳ晶体管被关闭且Ｖｘ相对于低供应电压变成负值之后导通ＮＭＯＳ晶体管；且在Ｖｘ相对于低供应电压变成正值之时关闭ＮＭＯＳ晶体管。
【技术实现步骤摘要】
本专利技术是有关于计算机系统和数字系统中的电源转换器(powerconverters)，特别是关于直流对直流(DC-to-DC)电压转换器的设计。
技术介绍
直流对直流的转换通常通过切换式电源调控器(switching powerregulators)或降压调控器(step-down regulators)达成，其将较高的电压(例如12V)依据一或多个负载装置的需求转换至较低的数值。其一般架构具有将较高电压分配至多个电源调控器的特色，每一电源调控器产生不同(或者可能相同)的电压至一或多个负载。切换式电源调控器通常利用二或多个功率晶体管(power transistors)以将能量由某一电压转换至另一电压。此种电源调控器的一个普遍性例子，通常称为″降压式调控器(Buck regulator)″，是如图1所示以金属氧化物半导体元件(MOS devices)制成。降压式调控器100可以在PWM(Pulse Width Modulation或脉宽调制)模式下运作，其切换P型信道元件(P-channel device)108和N型信道元件(N-channel device)110以在其共同的节点LX产生方波。产生的方波可以用包含电感112和电容114的LC电路将其平整化以产生所需的电压Vout。控制循环，其包含误差放大器116和控制逻辑区块102，可用以控制输出方波的工作周期(duty-cycle)，从而控制P型信道元件108和N型信道元件110的切换以输出最终的电压值Vout。一般而言，晶体管108和110的控制在于使其不会同时导通电流。通常，当晶体管108导通(turned on)之时(Vg_P在逻辑0)，晶体管110被关闭(turned off)(Vg_N在逻辑0)，而当晶体管108关闭之时(Vg_P在逻辑1)，晶体管110则导通(Vg_N在逻辑1)。IL表示流过电感112的负载电流。除了运作于PWM模式，降压式调控器100，以及其它种调控器，亦可以运作于PFM模式(脉冲-频率模式(pulse-frequency mode)，亦称为跳跃模式(skip mode))。可于两种模式运作的同步降压式调控器实例为MicrelMIC2177。图2显示MIC2177运作于PFM模式时的简化功能示意图。调控器电路200于PFM模式运作期间，输出P型信道元件120导通于某一频率和工作周期，其为Vin、Vout和电感122的电感值L1的函数。当处于PFM模式时，连接至P型信道元件120的N型信道元件121保持于关闭的状态以通过降低栅极电荷的耗用使其效率最佳化。Vout的调控是通过变换P型信道元件120导通的切换周期。比较器126通过控制调控器电路200何时变换周期以调控Vout。其将节点FB的电压(VFB)和参考电压(VREF)比较，并有10mV的磁滞(hysteresis)幅度以避免控制循环的振荡。当VFB小于VREF-5mV时，比较器126的输出为逻辑1，使得P型信道元件120导通。相反地，当VFB大于VREF+5mV时，P型信道元件120则被关闭。虽然调控器电路200运作于PFM模式，其需要外部的保护二极管(catch diode)124配合其运作，此增加了使用调控器电路200构建调控器的成本。许多先前技术的其它问题和缺点在与揭示于此的本专利技术相比较之后对于本领域技术人员将趋于明显。
技术实现思路
于某一类实施例中，一种用于执行直流对直流(DC-DC)转换的切换式电源调控器可以运作于脉冲-频率模式(PFM)，其依据峰值电流的感测调控具有可变频率的负载电流，以在不需要使用外部二极管元件的条件下对于多种不同负载达到高效能的运作。PFM直流对直流电压调控器可以包含电感和负载电容，二者皆连接至节点，该节点是做为调控器的电压输出Vout。包含二电阻的分压电路可用以于第二节点(FB)提供Vout的衰减或分压后的版本。此调控器可以包含二功率晶体管-PMOS(Positive channel Metal Oxide Semiconductor)元件和NMOS(Negative channel Metal Oxide Semiconductor)元件其信道(漏极端)可串联于介于供应电压AVDD和信号参考电压AVSS间的节点(LX)-、用以驱动PMOS元件栅极的反相器、用以驱动NMOS元件栅极的反相器、和控制PMOS和NMOS元件的控制电路。前述控制电路可包含过零点比较器(zero-crossingcomparator)、跳跃模式比较器(skip-mode comparator)、峰值电流比较器(peak current comparator)、和其它逻辑电路，包括单击脉冲产生器(one-shot pulse generator)、延迟构件(delay element)、和分别控制每一对应晶体管栅极的SR闩锁。于某一类实施例中，跳跃模式比较器可以感测Vout并控制输出功率晶体管的切换以使得输出电压于Vout±5％的特定范围内升降(ramp)。假如Vout下降至跳跃模式比较器的′高′门坎值以下，PMOS晶体管将会导通。PMOS晶体管可以维持于导通状态直到Vout返抵跳跃模式比较器的′高′门坎值或者直到峰值负载(或电感)电流超过为PFM所设定的特定电流电平。一旦PMOS晶体管关闭，其输出端用以部分控制NMOS元件栅极的SR闩锁可以被设定直到电感电流下降至零。过零点比较器可用于感测节点LX的电压相对于AVSS的极性。当节点LX的电压相对于AVSS由负值切换为正值之时，NMOS晶体管可以关闭以避免反向的电流同时流过电感。当Vout下降至跳跃模式比较器的′高′门坎值之下，PMOS晶体管可以再次导通，而整个切换周期(PMOS/NMOS)可以又一次重复-以储存电荷于电容-直到Vout抵达对应于跳跃模式比较器′高′门坎值所需的电平。此时该NMOS元件可短暂地导通以使得电感内的电流下降至零，之后PMOS晶体管和NMOS晶体管可以同时关闭而进入极低耗电模式。万一由于运作于PFM模式而使得当Vout下降至跳跃模式比较器′低′门坎值以下时负载电流增加，电源调控器将自动变换为固定频率的PWM模式。于PFM运作期间，PMOS晶体管可以导通于某一频率和工作周期(用于PWM)，其为电源调控器输入电压、电源调控器输出电压、和电感值的函数，且NMOS晶体管可保持于关闭的状态以通过降低栅极电荷的耗用使其效率最佳化。电源调控器的输出电压因此可通过略过导通PMOS晶体管的切换周期而被调控。根据本专利技术的一个方面，提供了一种电源调控器，其包含第一节点，其中输出于该第一节点的第一电压用于产生该电源调控器的输出电压；第一晶体管，其具有控制端，其中该第一晶体管是连接于第一供应电压和该第一节点之间，且其中该第一晶体管于导通时是用以供应电流予该第一节点；第二晶体管，其具有控制端，其中该第二晶体管是连接于该第一节点和第二供应电压之间；及控制电路，其连接至该第一晶体管的该控制端和该第二晶体管的该控制端，其中该控制电路是用以感测该电流、感测该输出电压、感测该第一电压的极性、且至少依据该电流、该输出电压、和该第一电压的极性而导通及/或关闭该第一晶体管和该第二晶体管。附图说明配合所附图式和以下本文档来自技高网...
【技术保护点】
一种电源调控器，其包含： 第一节点，其中输出于该第一节点的第一电压用于产生该电源调控器的输出电压； 第一晶体管，其具有控制端，其中该第一晶体管是连接于第一供应电压和该第一节点之间，且其中该第一晶体管于导通时是用以供应电流予该第一节点； 第二晶体管，其具有控制端，其中该第二晶体管是连接于该第一节点和第二供应电压之间；及 控制电路，其连接至该第一晶体管的该控制端和该第二晶体管的该控制端，其中该控制电路是用以感测该电流、感测该输出电压、感测该第一电压的极性、且至少依据该电流、该输出电压、和该第一电压的极性而导通及／或关闭该第一晶体管和该第二晶体管。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：何丹尼，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。