支持9种工作模式的ARM寄存器堆结构设计实现方法技术

本发明专利技术公开了支持9种工作模式的ARM寄存器堆结构设计实现方法，具体包括以下步骤：步骤一、构建通用寄存器堆：分配器将要写入的数据分配给指定模式下的寄存器，选择器输出指定模式下的寄存器的读数；步骤二、读访问；步骤三、写访问，本发明专利技术涉及寄存器技术领域。该支持9种工作模式的ARM寄存器堆结构设计实现方法，通过将通用寄存器堆设计成3个读端口和1个写端口，可以同时读出三个寄存器的值，写入一个寄存器，同时考虑到PC寄存器的特殊性，单独设计PC寄存器的读写逻辑控制，保证数据有效的写入到PC寄存器中，从而能够支持类似ARMv7这样的多工作模式切换和基于其上的中断优先级等更为高阶和复杂的系统级底层设计实验。更为高阶和复杂的系统级底层设计实验。更为高阶和复杂的系统级底层设计实验。

【技术实现步骤摘要】
支持9种工作模式的ARM寄存器堆结构设计实现方法


[0001]本专利技术涉及寄存器
，具体为支持9种工作模式的ARM寄存器堆结构设计实现方法。

技术介绍

[0002]目前国内《计算机组成原理》所采用的主流CPU架构，包括处于研究前沿的RISC
‑
V和Legv8(即ARMv8简化版)模型机结构，都与早先的MIPS32结构存在许多相似之处，结构相对简单，不能支持类似ARMv7这样的多工作模式切换和基于其上的中断优先级等更为高阶和复杂的系统级底层设计实验。
[0003]多工作模式是ARM架构CPU的特色，在实现上极具复杂性，9种工作模式是ARMv7及以上架构芯片的重要特点，也是实现ARM模型计算机结构的重点和难点，为此，本专利技术围绕9种工作模式可访问的寄存器范围和逻辑结构，提出一种实现多工作模式寄存器堆的设计方法。

技术实现思路

[0004](一)解决的技术问题
[0005]针对现有技术的不足，本专利技术提供了支持9种工作模式的ARM寄存器堆结构设计实现方法，解决了不能支持类似ARMv7这样的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.支持9种工作模式的ARM寄存器堆结构设计实现方法，其特征在于：具体包括以下步骤：步骤一、构建通用寄存器堆：将通用寄存器堆设计成3个读端口和1个写端口，工作模式位的最高位M[4]为1，用作译码器、分配器、选择器和多路选择器的使能端，译码器用于选择写端口地址，分配器用于选择写入何种模式下的寄存器，多路选择器用于分别根据3个读端口的地址，选择对应寄存器的内容，选择器用于将当前处理器工作模式对应的所有寄存器的内容全部读出，然后由多路选择器分别送往三个读端口，在M[4]＝1的前提下，根据M[3:0]的取值，分配器将要写入的数据分配给指定模式下的寄存器，选择器输出指定模式下的寄存器的读数；步骤二、读访问：申请读访问时，先检查选择信号M[4:0]的值，当M[4]＝1时，选择器使能，选择器的选择信号是M[3:0]，反之，若M[4]＝0，则不工作，选择器模块根据M[4:0]判断当前工作方式，并根据当前工作方式选择读取的寄存器，多路选择器根据4位地址读对应工作方式下的寄存器，将得到的寄存器值送出寄存器堆部件，读操作结束；步骤三、写访问：申请写访问时，首先需要提供32位的写入数据和对应4位的写入地址，检查选择信号M[4:0]的值，当M[4]＝1时，译码器、分配器使能，译码器、分配器的选择信号是M[3:0]，反之，若M[4]＝0，则不工作，译码器对写入地址译码，同时判断该写入地址访问的何种寄存器，在M[4]＝1的前提下，根据M[3:0]的取值，数据分配器将要写入的数据分配给指定模式下的寄存器，在时钟clk下降沿到来时，判断写控制信号Write_Reg是否为1，若为1，将32位W_Data写入指定模式下的对...

【专利技术属性】
技术研发人员：章复嘉，谢澄扬，崔炳煜，高顶冲，陈安馨，
申请(专利权)人：章复嘉，
类型：发明
国别省市：