低功率加电复位输出驱动器制造技术

本发明专利技术涉及低功率加电复位输出驱动器。本公开的实施例提供了一种输入输出(IO)结构，其中电平移位器的互补节点被用于在逻辑上阻止IO结构的输出切换，直到IO结构的两个电源都被加电为止。示例性的电平移位器包括：交叉耦合的成对PFET，其被配置为在第一节点和第二节点处输出互补的电压值；控制电路，其被配置为选择将互补的电压值中的哪些电压值输出到第一节点和第二节点；逻辑反相器，其具有耦合到第一节点的输入和耦合到第三节点的输出；以及与非门，其具有耦合到第二节点和第三节点的输入并产生电平移位输出。并产生电平移位输出。并产生电平移位输出。

【技术实现步骤摘要】
低功率加电复位输出驱动器


[0001]本公开的实施例一般地涉及电子电路。更具体地，本公开的各种实施例提供了具有可以以任何顺序加电(power up)的多电压域的通用输入输出(GPIO)的输出驱动器的电路结构。

技术介绍

[0002]通用输入输出(GPIO)通常是指集成电路(IC)上可以充当输入或输出的电路和信号引脚(或衬垫(pad))。GPIO通常具有需要两个电源的两个电压域：一个是例如0.8伏(V)的核心电压域，用于驱动核心晶体管；另一个是例如1.8V的更高输出电压域，用于驱动输入/输出(IO)晶体管。在运行时间期间，控制电路决定使用哪个域，并与电压电平上移器接口以实现从低电压域到高电压域的转换，以及与电压电平下移器接口以实现从高电压域到低电压域的转换。
[0003]在系统复位期间，通常必须先给核心电压电源加电，然后给高压电源加电，以避免出现例如电平上移器在错误状态下输出加电并无意中接通主驱动器的情况。为了克服这个问题并允许先接通高压电源，可以利用诸如加电控制(power
‑
on
‑/>control，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种通用输入输出GPIO，包括：衬垫；以及输出驱动器，其具有用于将所述衬垫处的电压从低电压值VDD_L移至高电压值VDD_H的至少一个电平上移器，其中所述电平上移器包括：用于接收VDD_H的第一输入和用于接收VDD_L的第二输入；交叉耦合的成对PFET，其被配置为在第一节点和第二节点处输出互补的电压值，其中所述互补的电压值包括地和VDD_H；控制电路，其耦合到所述交叉耦合的成对PFET并被配置为选择将所述互补的电压值中的哪些电压值输出到所述第一节点和所述第二节点；以及保护逻辑，其中所述保护逻辑被配置为响应于所述第一节点和所述第二节点两者处的可检测电压，在加电阶段期间阻止所述输出节点切换状态。2.根据权利要求1所述的GPIO，其中所述输出驱动器还包括前置驱动器和主驱动器，其中所述主驱动器包括NFET驱动器或PFET驱动器中的一者。3.根据权利要求2所述的GPIO，其中所述输出驱动器包括用于控制PMOS上拉的第一电平上移器和用于控制NMOS下拉的第二电平移位器。4.根据权利要求1所述的GPIO，其中所述控制电路包括由VDD_L供电的CMOS反相器，并且具有耦合到将所述第一节点连接到地的NFET的栅极的输出。5.根据权利要求4所述的GPIO，其中所述保护逻辑包括：逻辑反相器，其具有耦合到所述第一节点的输入和耦合到第三节点的输出；以及与非门，其响应于包括所述第二节点和所述第三节点的输入而产生电平移位输出。6.根据权利要求1所述的GPIO，其中所述至少一个电平上移器还包括产生电平移位输出的或非门，其中所述或非门包括耦合到所述CMOS反相器输出和所述第二节点的输入。7.根据权利要求6所述的GPIO，其中所述保护逻辑包括：由VDD_H供电的第二CMOS反相器，其具有耦合到所述第一节点的输入；以及与非功能元件，其包括：附加的PFET，其将VDD_H连接到所述电平移位输出，并且具有耦合到所述第二CMOS反相器的输出的栅极；以及附加的NFET，其将所述或非门连接到地，并且具有耦合到所述第二CMOS反相器的输出的栅极。8.一种电平上移器，其被配置为将输出节点从低电压值VDD_L移至高电压值VDD_H，所述电平上移器包括：用于接收VDD_H的第一输入和用于接收VDD_L的第二输入；交叉耦合的成对PFET，其被配置为在第一节点和第二节点处输出互补的电压值，其中所述互补的电压值包括地和VDD...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：