一种对高速串行接口传输的并行信号进行实时滤波的方法技术

本发明专利技术公开了一种对高速串行接口传输的并行信号进行实时滤波的方法，在构建原型滤波器基础上，获得D组滤波器组用于高速串行接口解串后的D路低速并行信号的滤波，将D组滤波器组结果加和按照y

【技术实现步骤摘要】
一种对高速串行接口传输的并行信号进行实时滤波的方法


[0001]本专利技术属于高速信号采集与处理
，更为具体地讲，涉及一种对高速串行接口传输的并行信号进行实时滤波的方法。

技术介绍

[0002]随着新一代5G NR(5G New Radio)、WIFI6E等技术的兴起，通信数据率日益增加，往往需要达到十几Gbps甚至数十几Gbps，已经远远超出传统CMOS和LVDS接口技术的传输极限。目前，只能通过新接口标准的高速串行接口，如JESD204B来实现高速高精度ADC和后端逻辑处理器件之间的传输。
[0003]JESD204B是一种高速串行接口，其基本原理是将高数据率的输入信号转换成相对低速的若干路并行信号，以易于后端逻辑器件进行接收和处理。然而由于总的数据率太高，逻辑器件通常只能对并行信号进行无差异传输。
[0004]图1是现有技术对高速串行结构传输的并行信号进行滤波的示意图。
[0005]一旦涉及对串行信号进行算法处理，如图1所示的滤波处理，高速串行接口将输入的模拟信号转换为数字信号x[n]，然后以D个并行信号x0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种对高速串行接口传输的并行信号进行实时滤波的方法，其特征在于，包括以下步骤：(1)、依据高速串行接口对于输入的模拟信号x(t)进行采样得到数字信号x[n]的采样率f
s
以及滤波要求的通带截止频率B，设计一滤波器作为原型滤波器，其滤波系数为h[n]，其阶数为高速串行接口输出并行信号路数D的倍数；(2)、对原型滤波器的滤波系数h[n]每隔D点取数，形成D个子滤波器，D种取数方式，得到D组滤波器组0,1,
…
,D
‑
1，满足：滤波器组0：h[nD]、h[nD+1]、
……
、h[nD+D
‑
1]滤波器组1：h[nD
‑
1]、h[nD]、
……
、h[nD+D
‑
2]
……
滤波器组D
‑
1：h[nD
‑
D+1]、h[nD
‑
D+2]、
……
、h[nD]；(3)、用滤波器组0中的D个子滤波器h[nD]、h[nD+1]、
……
、h[nD+D
‑
1]分别对x0[n],x1[n],
…
,x
D
‑1[n]进行滤波，得到D个滤波结果y
00
[n]、y
01
[n]、
……
、y
0(D
‑
1)
[n]；y
00
[n]＝x0[n]*h[Dn]y
01
[n]＝x1[n]*h[Dn+1]
……
y
0(D
‑
1)
[n]＝x
D
‑1[n]*h[Dn+D
‑
1]其中，“*”表示卷积运算；用滤波器组1中的D个子滤波器h[nD
‑
D+1]、h[nD
‑
D+2]、
……
、h[nD]分别对x0[n],x1[n],
…
,x
D
‑1[n]进行滤波，得到D个滤波结果y
10
[n]、y
11
[n]、
……
、y
1(D

【专利技术属性】
技术研发人员：刘涛，胥怡心，许根泉，陈才刚，景阳，
申请(专利权)人：苏州赛迈测控技术有限公司，
类型：发明
国别省市：