用于24bitSigmaDeltaADC的数字抽取滤波器制造技术

本发明专利技术一种用于24bit Sigma Delta ADC的数字抽取滤波器，包括第一FIR数字滤波器、第一数据抽取模块、第二FIR数字滤波器和第二数据抽取模块，数据输入端与第一FIR数字滤波器的输入端连接，第一FIR数字滤波器的输出端与第一数据抽取模块的输入端连接，第一数据抽取模块的输出端与第二FIR数字滤波器的输入端连接，第二FIR数字滤波器的输出端与第二数据抽取模块的输入端连接。本发明专利技术包括级联的多个FIR数字滤波器，第一级FIR数字滤波器具有较宽的过渡带，可以进一步减少滤波器阶数；第二级FIR数字滤波器主要实现半带滤波，过渡带比较窄。由此级联形成的数字抽取滤波器能满足阻带高的噪声抑制能力，适合24bit高性能ADC需求，又能减少数字滤波器硬件资源的开销。又能减少数字滤波器硬件资源的开销。又能减少数字滤波器硬件资源的开销。

【技术实现步骤摘要】
用于24bit Sigma Delta ADC的数字抽取滤波器


[0001]本专利技术涉及信号处理
，更特别地，涉及一种用于Sigma Delta ADC的数字抽取滤波器及包含该数字抽取滤波器的模数转换器。

技术介绍

[0002]随着超大规模集成电路技术的飞速发展，采用一片式传感器信号采集和智能计算，可使系统具有更高的可靠性和更低的成本。如何用尽量简单合适的结构和低的功耗来实现系统需要的功能，成为科学研究和产品开发的热点。Sigma
‑
Delta ADC（analog to digital converter，模数转换器）在高精度AD转换领域有着广泛的应用，并且在目前小尺寸CMOS（Complementary Metal Oxide Semiconductor,互补金属氧化物半导体）工艺下能很好地集成在芯片系统中。
[0003]Sigma Delta ADC由Sigma Delta调制器和数字抽取滤波器组成，通过数字抽取滤波器对调制器的输出数据进行抽取，滤除高频的量化噪声，抽取后获得低速的高分辨率的数字信号。针对于Sigma Delta ADC的数字抽取滤波器的设计，目前大多用的是积分梳状抽取滤波器（Cascaded integrator
–
comb filter，CIC）结构，并且级联半带数字滤波器；在最后一级，对线性度要求不高的情况下，甚至还采用了无限脉冲响应(Infinite Impulse Response，IIR）数字滤波器，以减少硬件资源的开销。但是，随着对ADC精度要求的提高，对Sigma Delta ADC的数字抽取滤波器数字器也提出了更高的要求，这种传统意义上的结构已经不能满足日益增长的高精度需求。
[0004]图1是CIC滤波器幅频响应图，图2是FIR滤波器的幅频响应图。在两个图中，数字1标识的区域代表信号通带，数字2标识的区域代表信号阻带，通道增益为1，阻带增益为
‑
140dB。Sigma Delta ADC 数字滤波器的设计需求是信号铜通带尽量平坦，并且信号通带（1表示区域）结束点和信号阻带（2表示区域）起点之间的频率范围Δf需要控制在很小范围内，即输入信号频率的0.093范围内。以输入信号频率在70KHz为例，Δf=70K*2*0.093=13.02K。图1所示的CIC结构是不能满足的，因为在图1中的数字2所标识的位置，很难达到
‑
140dB，而且数字1所标识的通带增益也有衰减。如果采用传统的FIR滤波器设计，如图2所示，可以满足高速高精度ADC的需求。但是由于Δf比较小，基于输入信号频率70KHz，Δf为13.02KHz，滤波器采样频率fs为9.25MHz，利用MATLAB fdatool，我们可以得到FIR滤波器阶数n为3768。虽然利用不同的FIR滤波器结构可以对阶数n进行优化，但是将阶数n优化到300阶左右，还是很困难。

技术实现思路

[0005]本专利技术的目的是提供一种用于24bit Sigma Delta ADC的数字抽取滤波器以及包含该数字抽取滤波器的模数转换器。
[0006]根据本专利技术的一方面，提供一种用于Sigma Delta ADC的数字抽取滤波器，包括第一FIR数字滤波器、第一数据抽取模块、第二FIR数字滤波器和第二数据抽取模块，数据输入
端与所述第一FIR数字滤波器的输入端连接，所述第一FIR数字滤波器的输出端与所述第一数据抽取模块的输入端连接，所述第一数据抽取模块的输出端与所述第二FIR数字滤波器的输入端连接，所述第二FIR数字滤波器的输出端与所述第二数据抽取模块的输入端连接。
[0007]在本专利技术提供的用于Sigma Delta ADC的数字抽取滤波器中，所述第一FIR数字滤波器的Fpass1为N，所述第一FIR数字滤波器的Fstop1为3N，所述第一FIR数字滤波器的Apass1为0.01，所述第一FIR数字滤波器的Astop1为140；所述第二FIR数字滤波器的Fpass2为N*2*0.453，所述第二FIR数字滤波器的Fstop2为N*2*0.546，所述第二FIR数字滤波器的Apass2为0.01，所述第二FIR数字滤波器的Astop2为100。
[0008]在本专利技术提供的用于Sigma Delta ADC的数字抽取滤波器中，所述第一数据抽取模块的抽取倍数为32，所述第二数据抽取模块的抽取倍数为2。
[0009]在本专利技术提供的用于Sigma Delta ADC的数字抽取滤波器中，还包括第三FIR数字滤波器和第三数据抽取模块，所述第二数据抽取模块的输出端与所述第三FIR数字滤波器的输入端连接，所述第三FIR数字滤波器的输出端与所述第三数据抽取模块的输入端连接。
[0010]在本专利技术提供的用于Sigma Delta ADC的数字抽取滤波器中，所述第一FIR数字滤波器的Fpass1为N，所述第一FIR数字滤波器的Fstop1为6N，所述第一FIR数字滤波器的Apass1为0.01，所述第一FIR数字滤波器的Astop1为140；所述第二FIR数字滤波器的Fpass2为N*4*0.23，所述第二FIR数字滤波器的Fstop2为N*2*0.77，所述第二FIR数字滤波器的Apass2为0.01，所述第二FIR数字滤波器的Astop2为100；所述第三FIR数字滤波器的Fpass3为N*2*0.0.453，所述第三FIR数字滤波器的Fstop3为N*2*0.546，所述第三FIR数字滤波器的Apass3为0.01，所述第三FIR数字滤波器的Astop3为100。
[0011]在本专利技术提供的用于Sigma Delta ADC的数字抽取滤波器中，所述第一数据抽取模块的抽取倍数为16，所述第二数据抽取模块的抽取倍数为2，所述第三数据抽取模块的抽取倍数为2。
[0012]根据本专利技术的另一方面，还提供一种模数转换器，包括Sigma Delta调制器和如上所述的数字抽取滤波器。
[0013]实施本专利技术的用于Sigma Delta ADC的数字抽取滤波器及包含该数字抽取滤波器的模数转换器，具有以下有益效果：本专利技术提供的用于Sigma Delta ADC的数字抽取滤波器，包括级联的多个FIR数字滤波器，第一级FIR数字滤波器具有较宽的过渡带，可以进一步减少滤波器阶数，同时滤除频率范围Fdata/32至Fdata的带外噪声；第二级FIR数字滤波器主要实现半带滤波，过渡带比较窄，因为频率范围比较小，滤波器的阶数，不会很大。同时，对于第一级和第二级，甚至是第三级滤波器阻带抑制分别设计，第一级阻带要求
‑
140dB，第二级或第三级阻带要求
‑
100dB，而非
‑
140dB，进一步减少FIR滤波器阶数n。由此级联形成的数字抽取滤波器能满足阻带高的噪声抑制能力，适合24bit高性能ADC需求，又能减少数字滤波器硬件资源的开销。
附图说明
[0014]为了更清楚地说明本专利技术实施例或现有技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于Sigma Delta ADC的数字抽取滤波器，其特征在于，包括第一FIR数字滤波器、第一数据抽取模块、第二FIR数字滤波器和第二数据抽取模块，数据输入端与所述第一FIR数字滤波器的输入端连接，所述第一FIR数字滤波器的输出端与所述第一数据抽取模块的输入端连接，所述第一数据抽取模块的输出端与所述第二FIR数字滤波器的输入端连接，所述第二FIR数字滤波器的输出端与所述第二数据抽取模块的输入端连接。2.根据权利要求1所述的用于Sigma Delta ADC的数字抽取滤波器，其特征在于，所述第一FIR数字滤波器的Fpass1为N，所述第一FIR数字滤波器的Fstop1为3N，所述第一FIR数字滤波器的Apass1为0.01，所述第一FIR数字滤波器的Astop1为140；所述第二FIR数字滤波器的Fpass2为N*2*0.453，所述第二FIR数字滤波器的Fstop2为N*2*0.546，所述第二FIR数字滤波器的Apass2为0.01，所述第二FIR数字滤波器的Astop2为100。3.根据权利要求2所述的用于Sigma Delta ADC的数字抽取滤波器，其特征在于，所述第一数据抽取模块的抽取倍数为32，所述第二数据抽取模块的抽取倍数为2。4.根据权利要求1所述的用于Sigma Delta ADC的数字抽取滤波器，其特征在于，还包括第三FIR数字滤波器和第三数据抽取模块，...

【专利技术属性】
技术研发人员：张际宝，李炜，廖火荣，李建峰，
申请(专利权)人：深圳市爱普特微电子有限公司，
类型：发明
国别省市：