一种基于FPGA的并行均衡方法技术

本发明专利技术公开了一种基于FPGA的并行均衡方法，所述方法通过步长可动态调整的LMS算法以及采用并行、流水线滤波结构，实现对通信数据的高效均衡。首先通过迭代因子可动态调整的LMS算法计算出均衡滤波器的抽头系数。其次，通过多级流水线,多路并行数据处理的方式，提高FPGA数据处理的效率。该发明专利技术可以实现，每个时钟周期M路数据并行输入均衡滤波器的同时有M路数据并行输出。通过并行、流水线方式，使得高速ADC的采集的数据FPGA能够高效进行均衡处理。理。理。

【技术实现步骤摘要】
一种基于FPGA的并行均衡方法


[0001]本专利技术涉及高速通信中信号处理领域，具体涉及基于FPGA的并行均衡方法，通过FPGA实现对通信数据的并行均衡高效处理。

技术介绍

[0002]均衡是通信系统中的一项重要的技术，不仅应用于模拟通信，也应用于数字通信。在数字通信及高速数据传输系统中，为了克服码间干扰，减小具有幅度和延迟失真的影响，尽可能的提高传输速率，需要采用信道均衡技术。所谓均衡就是对信道的畸变进行补偿。与此同时，由于信道和干扰的时变特性，要实现高效的数据传输，就必须采用自适应技术自动调节系统参数，使之自动跟踪信号的快速变化。
[0003]其中，最小均方(LMS)自适应均衡，由于实现简单不需要相关函数、矩阵逆的运算，因此在实际工程中得到广泛关注。但传统LMS由于迭代步长固定，导致收敛速度慢。
[0004]此外，由于ADC的采样频率一般高达GSPS，而FPGA的时钟处理频率一般只有几百MHZ。FPGA中采用传统横向FIR结构滤波器无法实现数据大吞吐量的高效处理。

技术实现思路

[0005]为了解决上述问题本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的并行均衡方法，其特征在于，至少包括以下步骤：步骤S1：获取当前数据帧，该数据帧至少包括前导码和数据信息；步骤S2：提取当前数据帧中的前导码；步骤S3：根据该前导码计算变步长因子μ和误差信号，并根据该变步长因子μ和误差信号更新均衡滤波器的抽头系数；步骤S4：获取数据帧中的数据信息，均衡滤波器根据更新后的抽头系数对该数据信息进行数据处理后并行输出，直至当前数据帧结束；步骤S5：获取下一数据帧，重复步骤S2至步骤S5；其中，步骤S4中，均衡滤波器并行设置多个滤波单元。2.根据权利要求1所述的基于FPGA的并行均衡方法，其特征在于，步骤S3进一步包括以下步骤：步骤S31：抽头系数更新模块获取本地训练序列；步骤S32：将前导码同时送入任意一个滤波单元和抽头系数更新模块；步骤S33：将滤波单元得到的y(n)再送到抽头系数更新模块，计算出误差信号e(n)＝d(n)
‑
y(n)，即滤波输出的结果与本地训练序列的差值；步骤S34：通过下面公式，求出变步长因子μ其中c0、c1α0、α1、c2为可调系数，用于加速迭代；步骤S35：通过下列公式计算出均衡滤波器的抽头系数：W(n+1)＝W(n)+2μe(n)X(n)其中，W(n)为均衡滤波器的抽头系数，X(n)为输入信号，e(n)为误差信号；步骤S36：更新抽头系数直至误差信号收敛，否者重复执行步骤S31至步骤S36。...

【专利技术属性】
技术研发人员：程知群，孙庆冉，乐超，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：