一种针对发射机无源上混频器抑制谐波的校正方法技术

本发明专利技术提供一种针对发射机无源上混频器抑制谐波的校正方法，属于集成电路技术领域。本发明专利技术提供的技术方案是，中频信号经过可调RC电路输入到IQ混频器，可调RC电路为电阻电容并联，通过电阻分压后产生多路中频信号分别给到不同相位的IQ混频器，调控之后的多路中频信号满足的比例，进而实现增益的匹配；本振LO时钟信号输入到IQ混频器，IQ混频器输出到功率放大器，可调RC电路通过RC调控的方式来补偿制造工艺、失配带来的本振LO时钟信号的部分偏差，进而实现相位的匹配。本发明专利技术集成度高，性能稳定，可靠性好，具有极大的实用价值和推广价值。值。值。

【技术实现步骤摘要】
一种针对发射机无源上混频器抑制谐波的校正方法


[0001]本专利技术属于集成电路
，涉及一种针对发射机无源上混频器抑制谐波的校正方法。

技术介绍

[0002]现代通信系统中，射频集成接收机、发射机电路对于混频器对应本振信号频率整数倍的谐波抑制要求严格，同时射频集成接收机、发射机电路对于镜像信号抑制也有严格的要求。
[0003]混频器结构分为无源混频器和有源混频器，目前主流的是无源混频器，其具有低噪声、高线性度的特点，此外，无源混频器还需要提供本振信号，如果本振信号是纯正弦信号，其谱能量集中在基频，则理想上相对容易滤除不需要的谱能量，使得已滤波的信号的谱能量一般位于期望的中频。若本振信号是非正弦信号，如方波信号，该信号包含了位于基频的谱能量和位于谐频的另外谱能量。将进入的信号与本振信号混合一般产生了位置距期望谱能量足够近的不合需要的谱能量，使得不合需要的谱能量相对难以通过滤波去除。通常混频器在进行变频时通常会将3倍或者5倍本振频率处的干扰信号变频到有用信号频率处，从而降低了整个系统的信噪比。因此，一直以来需要一种谐波抑制混频器抑制可由非纯正弦的本振信号引入的谐频。此处假设f1、f2、f3为50％占空比的方波信号，相互之间相位相差45
°
，对其用傅里叶级数展开为：
[0004][0005][0006][0007]对f1(t)、f2(t)、f3(t)按照比例进行叠加之后，输出信号的傅里叶级数展开式为：
[0008][0009]为了实现高谐波抑制比，需要相位和增益精确匹配，将三次和五次谐波进行较好抵消，图1和图2展示了传统的谐波抑制混频器为了实现高的三次和五次谐波抑制，需要精确的实现期望加权比，通常在这种情况下，无理数比为加权比需要足够接近这个标称(平均)值，并且一般往往需要两级或两级以上的谐波抑制来解决，并且多级调控需要
分别单独调控增益和相位，通常做法是通过运放和Gm级来调节，由于增加了Gm级调控，其自身也会带来失配和IQ失衡的问题，往往在Gm级和第一级混频器之间还需要增加一级IQ校正电路，加大了设计难度，使得电路结构变得复杂。针对这类问题，本专利技术目的是提供一种电路结构相对简单，性能优良的校正方法，该电路结构既能够调控增益又能够调控相位，无需分开单独调控，其能较好的抑制三次和五次谐波分量。

技术实现思路

[0010]针对上述问题，本专利技术的目的是提供一种针对发射机无源上混频器抑制谐波的校正方法，其能较好的抑制三次和五次谐波分量。
[0011]为实现上述目的，本专利技术提供的针对发射机无源上混频器抑制谐波的校正方法，其特征在于，中频信号经过可调RC电路输入到IQ混频器，可调RC电路为电阻电容并联，通过电阻分压后产生多路中频信号分别给到不同相位的IQ混频器，调控之后的多路中频信号满足的比例，进而实现增益的匹配；本振LO时钟信号输入到IQ混频器，IQ混频器输出到功率放大器，可调RC电路通过RC调控的方式来补偿制造工艺、失配带来的本振LO时钟信号的部分偏差，进而实现相位的匹配。
[0012]本专利技术涉及的本振LO时钟信号为八相本振LO时钟信号或十六相本振LO时钟信号。
[0013]可调RC电路包括2个可变电阻、1个可变电容和2个固定电容，其中，第一可变电阻、第一电容和第一可变电容的第一端与输入射频信号连接，第二可变电阻的第二端与第二电容的第二端连接，第一可变电阻、第一电容和第一可变电容的第二端与第二可变电阻的第一端和第二电容的第一端连接。
[0014]本专利技术的技术效果如下：
[0015]利用本专利技术提供的校正方法，输入射频信号进入混频器之前通过调控可调RC电路中电阻的阻值实现幅值的校正，从而实现增益的匹配。即本专利技术通过调控两个可变电阻阻值实现输入射频IN信号、VM信号和共模信号VCM信号的比例为然后将信号分别给到混频器源极与对应的本振信号LO信号进行混频。同时，射频输入信号进入混频器之前通过调控可调RC电路中电容的容值实现相位的校正，从而实现相位的匹配。相位的校正较为看重本振LO信号的上升沿延时，其对应可变电容的容值大小，本专利技术通过延时校正达到较好的相位校正。即改变可变电容的大小，对射频输入信号进行一定程度上的延时，使其依次分别达到I路混频器或者Q路混频器的源极与本振LO信号进行混频，混频之后通过电流加和完成三次和五次谐波的抵消。
[0016]本专利技术通过调控可调RC电路的方式来解决幅值和相位不确定的问题，实现了相位和增益的精确匹配，提高了谐波抑制比。
[0017]本专利技术采用无源电阻电容器件和CMOS晶体管，电路体积小，集成度高，性能稳定，可靠性好。同时，本专利技术设计思想前沿，适应度强，可以应用到5G方案中对应的sub
‑
6G发射机系统中，解决了谐波抑制在发射机实现中的一大难点，为谐波抑制混频器的设计提供了一种新的设计思路和模板，具有极大的实用价值和推广价值。
附图说明
[0018]图1为传统多级谐波抑制混频器级联示意图；
[0019]图2为传统两级谐波抑制混频器连接示意图；
[0020]图3为本专利技术谐波抑制混频器的示意图；
[0021]图4为本专利技术谐波抑制混频器的信号示意图，其中(a)为I路混频器单元；(b)为Q路混频器单元；
[0022]图5为本专利技术谐波抑制混频器的I路混频器单元示意图；
[0023]图6为本专利技术谐波抑制混频器的Q路混频器单元示意图。
具体实施方式
[0024]本专利技术倾向于减少对增益相位失配的敏感性，能较好抑制三次和五次谐波。
[0025]如图3所示，本专利技术涉及两个相同结构的可调RC电路、I路混频器和Q路混频器，所述可调RC电路包括2个可变电阻、1个可变电容和2个固定电容，其中，第一可变电阻、第一电容和第一可变电容的第一端与输入射频信号连接，第二可变电阻和第二电容的第二端与共模电平VCM连接，第一可变电阻、第一电容和第一可变电容的第二端与第二可变电阻和第二电容的第一端连接，定义为VM信号，所述混频器为8个NMOS晶体管组成的无源混频器，第一NMOS管、第三NMOS管、第五NMOS管和第七NMOS管的源极与VM信号连接，所述第二NMOS管和第六NMOS管的源极与输入射频信号连接，所述第四NMOS管和第八NMOS管的源极与共模电平VCM连接。
[0026]参考图4，设所述射频信号的输入端为IP、IN、QP和QN，输入的本振信号为LO
I
和LO
Q
，则谐波抑制混频器的I路混频器单元的输入信号为IP、IN和LO
I
，输出信号为OUTIP和OUTIN；Q路混频器单元的输入信号为QP、QN和LO
Q
，输出信号为OUTQP和OUTQN。
[0027]参考图5，针对I路混频器单元，其中可调RC电路的第一可变电阻、第一电容和第一可变电容的第一端与输入射频信号连接，所述第二可变电阻和第二电容的第二端与共模电平VCM连接，所述第一可变电阻、第一电容和第一可变电容的第二端与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种针对发射机无源上混频器抑制谐波的校正方法，其特征在于，中频信号经过可调RC电路输入到IQ混频器，可调RC电路为电阻电容并联，通过电阻分压后产生多路中频信号分别给到不同相位的IQ混频器，调控之后的多路中频信号满足的比例，进而实现增益的匹配；本振LO时钟信号输入到IQ混频器，IQ混频器输出到功率放大器，可调RC电路通过RC调控的方式来补偿制造工艺、失配带来的本振LO时钟信号的部分偏差，进而实现相位的匹配。2.根据权利要求1所述的针对发射机无源上混频器抑制谐波的校正方法，其特征在于，本振LO时钟信...

【专利技术属性】
技术研发人员：廖怀林，赵勇，刘军华，陈保旺，白浩宇，宿小磊，王栋，
申请(专利权)人：北京大学，
类型：发明
国别省市：