半导体器件制造技术

一种半导体器件包括：位于衬底上的有源图案、位于所述有源图案上的源极/漏极图案、连接至所述源极/漏极图案并且包括间隔开的垂直堆叠的半导体图案的沟道图案、以及横跨所述沟道图案延伸的栅电极。所述半导体图案包括第一半导体图案和第二半导体图案。所述栅电极包括位于所述衬底与所述第一半导体图案之间的第一部分以及位于所述第一半导体图案与第二半导体图案之间的第二部分。所述第一部分的宽度随着所述第一部分的深度而变化，使得所述第一部分的中部的宽度小于所述第一部分的下部的宽度和所述第一部分的上部的宽度。度和所述第一部分的上部的宽度。度和所述第一部分的上部的宽度。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2020年12月1日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0165549的优先权，通过引用将其主题并入本文。


[0003]本专利技术构思总体上涉及半导体器件，更具体地，涉及包括场效应晶体管(FET)的半导体器件。

技术介绍

[0004]半导体器件通常包括许多金属氧化物半导体FET(MOSFET)。随着半导体器件的尺寸和相关设计标准逐渐减小，MOSFET的相应尺寸也减小(或缩小)。然而，MOSFET的缩小可能使半导体器件的工作特性劣化。因此，已经进行了各种研究来开发制造具有优异性能的半导体器件的方法，同时克服与半导体器件的高集成度相关的问题。

技术实现思路

[0005]本专利技术构思的实施例提供了展现出改善的整体电特性的半导体器件。
[0006]根据本专利技术构思的一些实施例，半导体器件可以包括位于衬底上的有源图案、位于所述有源图案上的源极/漏极图案、连接至所述源极/漏极图案并且包括间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：位于衬底上的有源图案、位于所述有源图案上的源极/漏极图案、连接至所述源极/漏极图案并且包括间隔开的垂直堆叠的半导体图案的沟道图案、以及横跨所述沟道图案延伸的栅电极，其中，所述半导体图案包括第一半导体图案和位于所述第一半导体图案上的第二半导体图案，所述栅电极包括位于所述衬底与所述第一半导体图案之间的第一部分以及位于所述第一半导体图案与第二半导体图案之间的第二部分，并且所述第一部分的宽度随着所述第一部分的深度而变化，使得所述第一部分的中部的宽度小于所述第一部分的下部的宽度和所述第一部分的上部的宽度。2.根据权利要求1所述的半导体器件，其中，所述源极/漏极图案是N型源极/漏极图案，并且包括接触所述衬底的底表面。3.根据权利要求1所述的半导体器件，其中，所述源极/漏极图案包括在朝向所述栅电极的方向上突出的突起。4.根据权利要求3所述的半导体器件，其中，所述第一部分具有凹陷侧壁，所述凹陷侧壁面向所述突起，并且所述凹陷侧壁具有与所述突起的轮廓吻合的轮廓。5.根据权利要求1所述的半导体器件，其中，所述下部的宽度大于所述上部的宽度。6.根据权利要求5所述的半导体器件，其中，所述第二部分的最小宽度小于所述第一部分的中部的宽度。7.根据权利要求6所述的半导体器件，其中，所述半导体图案还包括位于所述第二半导体图案上的第三半导体图案，所述栅电极还包括位于所述第二半导体图案与所述第三半导体图案之间的第三部分，并且所述第三部分的最小宽度小于所述第二部分的最小宽度。8.根据权利要求1所述的半导体器件，其中，所述第一部分和所述第二部分均包括：接触区段，所述接触区段与所述源极/漏极图案相邻并且具有凹陷侧壁；以及延伸区段，所述延伸区段自所述接触区段起在远离所述凹陷侧壁的方向上延伸，并且包括在垂直于所述衬底的顶表面的方向上突出的突出图案。9.根据权利要求8所述的半导体器件，其中，所述接触区段的厚度小于所述延伸区段的厚度。10.根据权利要求1所述的半导体器件，所述半导体器件还包括：有源接触，所述有源接触耦接至所述源极/漏极图案并且包括上介电图案；以及栅极接触，所述栅极接触耦接至所述栅电极。11.一种半导体器件，所述半导体器件包括：有源图案，所述有源图案位于衬底上；N型源极/漏极图案，所述N型源极/漏极图案位于所述有源图案上，所述N型源极/漏极图案包括与所述衬底接触的底表面；沟道图案，所述沟道图案连接至所述N型源极/漏极图案，并且包括间隔开的垂直堆叠的半导体图案，其中，所述半导体图案包括第一半导体图案和位于所述第一半导体图案上
的第二半导体图案；以及栅电极，所述栅电极横跨所述沟道图案延伸并且包括位于所述衬底与所述第一半导体图案之间的第一部分，其中，所述N型源极/漏极图案包括在朝向所述栅电极的方向上突出的突起，所述第一部分包括凹陷侧壁，所述凹陷侧壁面向所述突起并且具有与所述突起的轮廓吻合的轮廓。12.根据权利要求11所述的半导体器件，其中，所述栅电极还包括位于所述第一半导体图案与所述第二半导体图案之间的第二部分，并且所述第一部分的最小宽度大于所述第二部分的最小宽度。13.根据权利要求12所述的半导体器件，其中，所述第一部分和所述第二部分均包括：接触区段，所述接触区段与所述N型源极/漏极图案相邻，并且包括凹陷侧壁；以及延伸区段，所述延伸区段自所述接触区段起在远离所述凹陷侧壁的方向上延伸，并且包括在垂直于所述衬底的顶表面的方向上突出的突出图案。14.根据权利要求11所述的半导体器件，其中，所述第一部分的宽度随着所述第一部分的深度而变化，随着所述深度在垂直于所述衬底的顶表面的方向上加深而减小到最小值，然后增加。15.根据权利要求14所述的半导体器件，其中，所述第一部分包括具有第一宽度的下部、具有第二宽度的中部和具有大于所述第二宽度且小于所述第一宽度的第三宽度的上部。16.一...

【专利技术属性】
技术研发人员：廉东赫，金俊谦，李宽钦，朴成华，徐昭贤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：