一种降低USB传输功耗的方法及电子装置制造方法及图纸

本发明专利技术公开了一种降低USB传输功耗的方法及电子装置，涉及电子数字数据处理技术领域，所述方法根据收到的控制信号、总线状态信号及当前连接状态，判断所述USB即将进入或退出高速模式；若即将进入所述高速模式，则打开所述USB的PLL，将时钟源切换到PLL；若即将退出所述高速模式，则将所述USB的时钟源切换到外部提供的时钟，关闭PLL。所述电子装置实施该方法。本发明专利技术可以在某些特定场景下节省一个PLL的功耗。耗。耗。

【技术实现步骤摘要】
一种降低USB传输功耗的方法及电子装置


[0001]本专利技术涉及电子数字数据处理
，具体涉及一种降低USB传输功耗的方法及电子装置。

技术介绍

[0002]伴随着USB(Universal Serial Bus；以下称为USB)设备通信方式广泛应用于便携式移动设备上，USB通信的功耗会影响便携式设备的使用时间、温度及使用体验。本专利技术涉及的USB电子装置通常称为USB PHY。
[0003]USB控制器与USB PHY之间通常使用UTMI(USB2.0 Transceiver Macrocell Interface)/ULPI(UTMI+Low Pin Interface)协议进行状态控制及数据传输，USB PHY通常内置PLL(Phase locked loop锁相环)用于高速模式480M数据的时钟恢复及数据锁定以及提供60M时钟，PLL在非suspend(休眠)状态处于一直打开的状态，在全速模式及低速模式时只需要60M时钟即可满足数据发送及数据恢复的要求。
[0004]当电子设备进入待机模式时，系统的运行现场被保存至存储单元，DRAM和CPU等大量功能单元的处于随时唤醒状态，电子设备的唤醒速度很快，但是待机功耗较大。USB有高速模式和非高速模式两种数据传输速率。现有技术是利用内部PLL生成480M时钟，高速模式和非高速模式都使用PLL时钟，非高速模式时使用了超过其正常工作所需求的时钟资源，导致功耗较大。

技术实现思路

[0005]针对现有技术中的不足，本专利技术提供一种降低USB传输功耗的方法及电子装置,通过关闭PLL而使用外部提供的60M时钟来实现USB PHY的正常功能，从而在某些特定场景下节省一个PLL的功耗。
[0006]为实现上述目的，本专利技术可以采取以下技术方案进行：
[0007]一种降低USB传输功耗的方法，其包括：
[0008]根据收到的控制信号、总线状态信号及当前连接状态，判断所述USB即将进入或退出高速模式；
[0009]若即将进入所述高速模式，则打开所述USB的PLL，将时钟源切换到PLL；
[0010]若即将退出所述高速模式，则将所述USB的时钟源切换到外部提供的时钟，关闭PLL。
[0011]如上所述的降低USB传输功耗的方法，进一步地，根据所述USB的端口上的信号电平，获得当前的总线状态信号。
[0012]如上所述的降低USB传输功耗的方法，进一步地，当前连接状态包括复位握手、高速空闲、全速空闲、高速休眠、全速休眠状态。
[0013]一种降低USB传输功耗的电子装置，其包括：
[0014]第一收发器；
[0015]第二收发器，其传输数据速度低于所述第一收发器，且所述第一收发器和所述第二收发器通过数据线DP及数据线DM与另一电子设备进行通信；
[0016]时钟单元，其具有第一时钟电路和第二时钟电路，并分别连接至所述第一收发器和所述第二收发器；以及，
[0017]控制器，其分别连接至所述第一收发器、所述第二收发器和所述时钟单元，其中，
[0018]所述控制器通过所述的USB的所述第一收发器或/和所述第二收发器接收到的控制信号、总线状态信号及当前连接状态，判断所述USB后续的操作模式为高速模式或者非高速模式。
[0019]如上所述的降低USB传输功耗的电子装置，进一步地，所述时钟单元根据所述控制器发出的指令，在所述第一时钟电路和所述第二时钟电路之间切换。
[0020]如上所述的降低USB传输功耗的电子装置，进一步地，当所述控制器判断所述USB为非高速模式，或者即将进入非高速模式时，将所述USB的时钟源从所述第一时钟电路变更为所述第二时钟电路。
[0021]如上所述的降低USB传输功耗的电子装置，进一步地，当所述控制器判断所述USB为为高速模式，或者即将进入高速模式时，将所述USB的时钟源从所述第二时钟电路变更为所述第一时钟电路。
[0022]如上所述的降低USB传输功耗的电子装置，进一步地，所述第一收发器或/和所述第二收发器根据所述USB的端口上的信号电平，获得当前的总线状态信号。
[0023]如上所述的降低USB传输功耗的电子装置，进一步地，所述当前连接状态状态机包括包括复位握手、高速空闲、全速空闲、高速休眠、全速休眠状态。
[0024]如上所述的降低USB传输功耗的电子装置，进一步地，所述第一收发器为支持480Mbps速率的USB2.0规格；所述第二收发器为支持12Mbps速率的USB1.1规格或/和1.5Mbps速率的USB1.0规格。
[0025]本专利技术与现有技术相比，其有益效果在于：本专利技术提供一种降低USB传输功耗的方法及电子装置,通过关闭PLL而使用外部提供的60M时钟来实现USB PHY的正常功能，从而在某些特定场景下节省一个PLL的功耗。
附图说明
[0026]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图进行简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是表示根据本专利技术的包括USB PHY102以及USB主机101的系统的视图。
[0028]图2是USB系统时钟单元的系统的视图。
[0029]图3是USB进行高速握手操作的流程示意图。
[0030]图4是USB进行休眠操作的流程示意图。
[0031]图5是USB进行高速remote_wakeup(远程唤醒)操作的流程示意图。
[0032]图6是USB进行高速resume(唤醒)操作的流程示意图。
PHY 103通过数据线DM和数据线DP进行通信。
[0044]本实施例的时钟单元时钟切换的方法如图2所示。PLL在PHY复位时处于关闭状态，复位释放后默认处于关闭状态，直到满足特定条件才会打开。当后续会进入高速模式时，打开PLL,等PLL稳定后将相关时钟源切换到PLL生成的时钟。当后续会退出高速模式时，将相关时钟源切换到外部时钟，并关闭PLL。判断后续是否需要开关PLL的逻辑电路可以放在PHY内部实现，也可以放在控制器内部实现。使用PLL及其分频时钟的电路为第一时钟电路，使用外部时钟的电路为第二时钟电路。可以理解的是，本实施例的唤醒信号只有一种，即符合USB标准协议的唤醒信号，控制器根据进入休眠前的连接状态判断后续正常工作模式的数据速率，根据数据速率决定时钟源选择外部低频时钟还是PLL高频时钟。结合图1，进一步地，在接收到休眠信号后，直接关闭PLL时钟，接收到唤醒信号后，根据唤醒信号及之前连接状态来判断后续连接状态，并根据后续连接状态来切换正常工作模式的时钟源。上述实施例中，进一步地，控制器根据预判外设连接状态并在休眠结束时切换时钟源，根据数据传输速率选择功耗最小的可用时钟源，节省的是正常工作(非休眠)期间的功耗。
[0045]表1 US本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低USB传输功耗的方法，其特征在于，包括：根据收到的控制信号、总线状态信号及当前连接状态，判断所述USB即将进入或退出高速模式；若即将进入所述高速模式，则打开所述USB的PLL，将时钟源切换到PLL；若即将退出所述高速模式，则将所述USB的时钟源切换到外部提供的时钟，关闭PLL。2.根据权利要求1所述的降低USB传输功耗的方法，其特征在于，根据所述USB的端口上的信号电平，获得当前的总线状态信号。3.根据权利要求1所述的降低USB传输功耗的方法，其特征在于，当前连接状态包括复位握手、高速空闲、全速空闲、高速休眠、全速休眠状态。4.一种降低USB传输功耗的电子装置，其特征在于，包括：第一收发器；第二收发器，其传输数据速度低于所述第一收发器，且所述第一收发器和所述第二收发器通过数据线DP及数据线DM与另一电子设备进行通信；时钟单元，其具有第一时钟电路和第二时钟电路，并分别连接至所述第一收发器和所述第二收发器；以及，控制器，其分别连接至所述第一收发器、所述第二收发器和所述时钟单元，其中，所述控制器通过所述的USB的所述第一收发器或/和所述第二收发器接收到的控制信号、总线状态信号及当前连接状态，判断所述USB后续的操作模式为高速模式或者非高速模式。5.根据...

【专利技术属性】
技术研发人员：郭豫鹏，
申请(专利权)人：珠海亿智电子科技有限公司，
类型：发明
国别省市：