一种数据读写电路、芯片、电子设备及方法技术

本发明专利技术实施例涉及数据读写技术领域，尤其涉及一种数据读写电路、芯片、电子设备及方法。该数据读写电路包括：功能电路、第一检测电路和随机存取存储器RAM；功能电路，用于通过第一检测电路对RAM进行读写操作；第一检测电路，用于基于功能电路输出的地址信号，确定功能电路对RAM进行同一地址的重复读写操作时，基于功能电路输出的周期性翻转的第一时钟信号生成第二时钟信号并将第二时钟信号输出至RAM；第二时钟信号在重复读写操作期间不翻转；RAM，用于基于第二时钟信号进行读写操作。由于第二时钟信号在重复读写操作期间不发生翻转，那么RAM就不会进行重复的读写操作。如此，减少了RAM的功耗浪费。RAM的功耗浪费。RAM的功耗浪费。

【技术实现步骤摘要】
一种数据读写电路、芯片、电子设备及方法


[0001]本专利技术实施例涉及数据读写
，尤其涉及一种数据读写电路、芯片、电子设备及数据读写方法。

技术介绍

[0002]在硬件电路中，通常使用大量的随机存取存储器(Random
‑
Access Memory，RAM)来存储数据。一些功能电路如图像处理电路、查找表(look
‑
up
‑
table，LUT)电路会将数据写入RAM或者从RAM中读取数据。例如，图像处理电路在工作时会实时读取RAM中存储的一行图像数据。
[0003]RAM上电便产生功耗，分为静态功耗和动态功耗。其中静态功耗是指电路处于等待或不激活状态时泄漏电流所产生的功耗；动态功耗是指芯片在工作中，晶体管处于跳变状态所产生的功耗，包括开关功耗和短路功耗。
[0004]现有技术中功能电路对RAM的频繁调用很容易出现一些不必要的功耗。本专利技术实施例提供一种数据读写电路，以达到减少RAM功耗的目的。

技术实现思路

[0005]本专利技术实施例提供一种数据读写电路，以达到减少RAM功耗的目的。
[0006]第一方面，本专利技术实施例提供一种数据读写电路，包括功能电路、第一检测电路和随机存取存储器RAM；
[0007]所述功能电路，用于通过所述第一检测电路对所述RAM进行读写操作；
[0008]所述第一检测电路，用于基于所述功能电路输出的地址信号，确定所述功能电路对所述RAM进行同一地址的重复读写操作时，基于所述功能电路输出的周期性翻转的第一时钟信号生成第二时钟信号并将所述第二时钟信号输出至所述RAM；所述第二时钟信号在重复读写操作期间不翻转；
[0009]所述RAM，用于基于所述第二时钟信号进行读写操作。
[0010]第一检测电路基于地址信号，确定功能电路在进行同一地址的重复读写操作时，会将原本周期性翻转的第一时钟信号生成在重复读写操作器件不翻转的第二时钟信号，输出至RAM，那么RAM就会根据第二时钟信号进行读写，由于第二时钟信号在重复读写操作期间不发生翻转，那么RAM就不会进行重复的读写操作。如此，减少了RAM的功耗浪费。
[0011]可选地，所述第一检测电路包括存储区；
[0012]所述第一检测电路，用于在所述第一时钟信号的第i周期，读取所述地址信号的第i地址；若所述第i地址与所述存储区存储的第i
‑
1地址相同、所述功能电路输出的片选信号有效且读写信号为读信号时，生成在第i周期未翻转的第二时钟信号；
[0013]所述第一检测电路，还用于将所述存储区中存储的第m周期从所述RAM中读取的所述第i地址的读数据输出至所述功能电路；所述第m周期为所述功能电路连续对所述第i地址进行读数据的首个周期。
[0014]在通过RAM进行数据读取时，若确定第i地址与所述存储区存储的第i
‑
1地址相同、所述功能电路输出的片选信号有效，则生成在第i周期未翻转的第二时钟信号。第二时钟信号不发生翻转，那么RAM不工作，不会从RAM中读取数据。如此，实现了降低功耗的目的。但是在存储区中存储有第m周期从所述RAM中读取的第i地址的读数据，因此可以将该数据返回至功能电路。即，若功能电路连续多次通过第一时钟信号、片选信号，对相同的地址进行重复多次读取数据时，第一检测电路就会连续多次将存储区中存储的上一次读取数据进行返回，但是却不会连续多次通过RAM获取数据，如此，降低了功耗。
[0015]可选地，所述第一检测电路包括存储区；
[0016]所述第一检测电路，用于在所述第一时钟信号的第i周期，读取所述地址信号的第i地址；若所述功能电路输出的片选信号有效且所述功能电路输出的读写信号为写信号、所述第i地址与所述存储区存储的第i
‑
1地址相同、所述功能电路输出的第i写数据与所述存储区存储的第i
‑
1写数据相同时，生成在第i周期未翻转的第二时钟信号。
[0017]在通过RAM进行数据写入时，若确定片选信号有效且所述功能电路输出的读写信号为写信号、所述第i地址与所述存储区存储的第i
‑
1地址相同、所述功能电路输出的第i写数据与所述存储区存储的第i
‑
1写数据相同时，则生成在第i周期未翻转的第二时钟信号。第二时钟信号不发生翻转，那么RAM不工作，不会在RAM中写入数据。如此，实现了降低功耗的目的。
[0018]可选地，所述第一检测电路，还用于在所述第一时钟信号的第i周期，确定所述功能电路输出的片选信号无效时，生成在第i周期未翻转的第二时钟信号。
[0019]当片选信号为无效信号，说明功能电路没有选择该RAM进行读取，那么生成在第i周期未翻转的第二时钟信号。如此，减少了第二时钟信号的翻转，降低了通过RAM读取数据的频次，减少了功耗浪费。
[0020]可选地，所述第一检测电路，还用于将所述功能电路输出的地址信号、片选信号、读写信号、写数据信号输出至所述RAM。
[0021]如此，可以使RAM基于地址信号、片选信号、读写信号、写数据信号进行数据的读写。
[0022]可选地，还包括：第二检测电路；
[0023]所述第二检测电路，用于根据所述功能电路输出的功能信号，生成所述RAM的功耗指示；所述功能信号用于指示所述功能电路是否处于工作状态；
[0024]所述RAM，还用于根据所述功耗指示确定是否减少漏电流。
[0025]如此，功能电路的工作与否与RAM的功耗指示进行联动，直接通过硬件即可实现对RAM的功耗指示的设计，控制准确且自动化。节省人力，且节省了静态功耗。
[0026]可选地，所述功能电路为图像处理电路；
[0027]所述功能信号包括如下任意一项或多项：有效显示数据选通信号DE、行同步信号HS、场同步信号VS和子功能信号。
[0028]上述功能信号可以表征功能电路是否处于工作状态，直接通过硬件即可实现对RAM的功耗指示的设计，控制准确且自动化。节省人力，且节省了静态功耗。
[0029]可选地，所述第二检测电路，具体用于根据所述功能电路输出的功能信号和寄存器信号，生成所述RAM的功耗指示；所述寄存器信号为用户设置。
[0030]寄存器信号为用户设置，那么该第二检测电路不仅可以选择被功能信号控制，还可选择被用户人为控制，提高了功耗指示产生的灵活性，控制RAM的工作状态的灵活性。且节省了RAM的功耗。
[0031]第二方面，本专利技术实施例还提供一种芯片，包括PCB(Printed Circuit Board，印制电路板)和如上述所述的数据读写电路；所述数据读写电路设置在所述PCB上。
[0032]第三方面，本专利技术实施例还提供一种电子设备，包括PCB，所述PCB上设置有如上述任一项所述的数据读写电路。
[0033]第四方面，本专利技术实施例还提供一种数据读写方法，包括：
[0034]基于功能电路输出的地址信号，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据读写电路，其特征在于，包括功能电路、第一检测电路和随机存取存储器RAM；所述功能电路，用于通过所述第一检测电路对所述RAM进行读写操作；所述第一检测电路，用于基于所述功能电路输出的地址信号，确定所述功能电路对所述RAM进行同一地址的重复读写操作时，基于所述功能电路输出的周期性翻转的第一时钟信号生成第二时钟信号并将所述第二时钟信号输出至所述RAM；所述第二时钟信号在重复读写操作期间不翻转；所述RAM，用于基于所述第二时钟信号进行读写操作。2.如权利要求1所述的电路，其特征在于，所述第一检测电路包括存储区；所述第一检测电路，用于在所述第一时钟信号的第i周期，读取所述地址信号的第i地址；若所述第i地址与所述存储区存储的第i
‑
1地址相同、所述功能电路输出的片选信号有效且读写信号为读信号时，生成在第i周期未翻转的第二时钟信号；所述第一检测电路，还用于将所述存储区中存储的第m周期从所述RAM中读取的所述第i地址的读数据输出至所述功能电路；所述第m周期为所述功能电路连续对所述第i地址进行读数据的首个周期。3.如权利要求1所述的电路，其特征在于，所述第一检测电路包括存储区；所述第一检测电路，用于在所述第一时钟信号的第i周期，读取所述地址信号的第i地址；若所述功能电路输出的片选信号有效且所述功能电路输出的读写信号为写信号、所述第i地址与所述存储区存储的第i
‑
1地址相同、所述功能电路输出的第i写数据与所述存储区存储的第i
‑
1写数据相同时，生成在第i周期未翻转的第二时钟信号。4.如权利要求1所述...

【专利技术属性】
技术研发人员：何凯，马柯，
申请(专利权)人：青岛信芯微电子科技股份有限公司，
类型：发明
国别省市：