一种加抖信号生成方法、设备、装置及小数分频锁相环制造方法及图纸

本发明专利技术公开一种加抖信号生成方法、设备、装置及小数分频锁相环，该方法包括：基于输入时钟信号、当前伪随机二进制序列以及预设二进制序列，确定处理后时钟信号，基于处理后时钟信号，生成下一个伪随机二进制序列，基于下一个伪随机二进制序列中预设比特位的伪随机二进制码生成加抖信号，由于处理后时钟信号为基于输入时钟信号、当前伪随机二进制序列以及预设二进制序列生成的，因此基于处理后时钟信号生成的伪随机二进制序列中预设比特位的表征高低电平信号的伪随机二进制码的数量相同，将伪随机二进制码经过处理后得到的均值为0的加抖信号输入至DSM，使实际分频比等于预设分频比，从而减小小数分频的输出频率偏差。从而减小小数分频的输出频率偏差。从而减小小数分频的输出频率偏差。

【技术实现步骤摘要】
一种加抖信号生成方法、设备、装置及小数分频锁相环


[0001]本专利技术涉及电子电路
，特别涉及一种加抖信号生成方法、设备、装置及小数分频锁相环。

技术介绍

[0002]小数分频锁相环由于其高分辨率和较快的频率切换速度，目前在市场上被广泛应用。其中基于误差求和调制器(Delta
‑
Sigma Modulator，DSM)的小数分频锁相环具有一定优势，由于其可以将噪声整形到高频处，从而借助锁相环的低通滤波器抑制这种高频噪声。但是在某些特定输入下，DSM的输出会表现出明显的短周期特性，从而引起量化噪声。
[0003]随机加抖技术，即将随机加抖信号加入到DSM的输入端，可以有效增加周期长度，以降低量化噪声。加入到DSM的随机加抖信号可以为伪随机二进制序列(Pseudo
‑
Random Binary Sequence，PRBS)中预设比特位的伪随机二进制码，其中，线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)是常见的一种产生PRBS的电路。将LFSR产生的PRBS中预设比特位的伪随机二进制码作为随机加抖信号，如果在DSM输入端直接加入该随机加抖信号，则DSM输出的实际分频比会大于预设分频比，会造成小数分频的输出频率偏差。

技术实现思路

[0004]本专利技术提供一种加抖信号生成方法、设备、装置及小数分频锁相环，用以解决现有技术中存在小数分频锁相环的实际分频比大于预设分频比，从而造成的小数分频的输出频率偏差问题。r/>[0005]第一方面，本申请提供一种加抖信号生成方法，应用于小数分频锁相环，所述小数分频锁相环包括LFSR和DSM，该方法包括：
[0006]基于输入时钟信号、所述LFSR生成的当前伪随机二进制序列以及预设二进制序列，确定处理后时钟信号，其中，所述LFSR生成的伪随机二进制序列包括所述预设二进制序列；
[0007]在处理后时钟信号的控制下，通过所述LFSR生成下一个伪随机二进制序列，并基于所述下一个伪随机二进制序列中预设比特位的伪随机二进制码生成加抖信号，其中，若所述当前伪随机二进制序列为首个伪随机二进制序列，则通过所述LFSR基于所述首个伪随机二进制序列中所述预设比特位的伪随机二进制码生成加抖信号，所述首个伪随机二进制序列为所述移位寄存器基于自身的时钟信号生成的；
[0008]将所述加抖信号输入至所述DSM的输入端。
[0009]在一种可能的实现方式中，所述基于输入时钟信号、所述LFSR生成的当前伪随机二进制序列以及预设二进制序列，确定处理后时钟信号，包括：
[0010]若确定所述当前伪随机二进制序列与预设二进制序列相同，则在下一个时钟周期控制所述处理后时钟信号保持低电平信号；
[0011]若确定所述当前伪随机二进制序列与预设二进制序列不同，则在所述下一个时钟周期控制所述处理后时钟信号与所述输入时钟信号相同。
[0012]在一种可能的实现方式中，所述若确定所述当前伪随机二进制序列与预设二进制序列相同，则在下一个时钟周期控制所述处理后时钟信号保持低电平信号，包括：
[0013]若确定所述当前伪随机二进制序列与预设二进制序列相同，则控制时钟处理标志信号第一次翻转，其中，第一次翻转后的时钟处理标志信号的状态与所述时钟处理标志信号的初始状态相反；
[0014]在第一次翻转后的时钟处理标志信号的控制下，在下一个时钟周期控制所述处理后时钟信号保持低电平信号。
[0015]在一种可能的实现方式中，所述控制时钟处理标志信号第一次翻转后，该方法还包括：
[0016]若确定所述当前伪随机二进制序列与预设二进制序列相同，则控制时钟处理标志信号第二次翻转，其中，第二次翻转后的时钟处理标志信号的状态与所述时钟处理标志信号的初始状态相同；
[0017]在第二次翻转后的时钟处理标志信号的控制下，在下一个时钟周期控制所述处理后时钟信号与所述输入时钟信号相同。
[0018]在一种可能的实现方式中，所述在处理后时钟信号的控制下，通过所述LFSR输出下一个伪随机二进制序列，包括：
[0019]若在所述下一个时钟周期，所述处理后时钟信号保持所述低电平信号，则通过所述LFSR输出的下一个伪随机二进制序列与所述LFSR输出的当前伪随机二进制序列相同。
[0020]在一种可能的实现方式中，所述基于所述下一个伪随机二进制序列中预设比特位的伪随机二进制码生成加抖信号，包括：
[0021]若所述下一个伪随机二进制序列中预设比特位的伪随机二进制码为高电平信号，则将“+1”作为所述加抖信号；
[0022]若所述下一个伪随机二进制序列中预设比特位的伪随机二进制码为低电平信号，则将
“‑
1”作为所述加抖信号。
[0023]第二方面，本申请提供一种加抖信号生成设备，应用于小数分频锁相环，所述小数分频锁相环包括LFSR和DSM，该加抖信号生成设备包括：处理器，用于存储处理器可执行指令的存储器；其中，所述处理器通过运行所述可执行指令以实现如下步骤：
[0024]基于输入时钟信号、所述LFSR生成的当前伪随机二进制序列以及预设二进制序列，确定处理后时钟信号，其中，所述LFSR生成的伪随机二进制序列包括所述预设二进制序列；
[0025]在处理后时钟信号的控制下，通过所述LFSR生成下一个伪随机二进制序列，并基于所述下一个伪随机二进制序列中预设比特位的伪随机二进制码生成加抖信号，其中，若所述当前伪随机二进制序列为首个伪随机二进制序列，则通过所述LFSR基于所述首个伪随机二进制序列中所述预设比特位的伪随机二进制码生成加抖信号，所述首个伪随机二进制序列为所述移位寄存器基于自身的时钟信号生成的；
[0026]将所述加抖信号输入至所述DSM的输入端。
[0027]在一种可能的实现方式中，所述处理器具体用于：
[0028]若确定所述当前伪随机二进制序列与预设二进制序列相同，则在下一个时钟周期控制所述处理后时钟信号保持低电平信号；
[0029]若确定所述当前伪随机二进制序列与预设二进制序列不同，则在所述下一个时钟周期控制所述处理后时钟信号与所述输入时钟信号相同。
[0030]在一种可能的实现方式中，所述处理器具体用于：
[0031]若确定所述当前伪随机二进制序列与预设二进制序列相同，则控制时钟处理标志信号第一次翻转，其中，第一次翻转后的时钟处理标志信号的状态与所述时钟处理标志信号的初始状态相反；
[0032]在第一次翻转后的时钟处理标志信号的控制下，在下一个时钟周期控制所述处理后时钟信号保持低电平信号。
[0033]在一种可能的实现方式中，所述控制时钟处理标志信号第一次翻转后，所述处理器还用于：
[0034]若确定所述当前伪随机二进制序列与预设二进制序列相同，则控制时钟处理标志信号第二次翻转，其中，第二次翻转后的时钟处理标志信号的状态与所述时钟处理标志信号的初始状态相同；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种加抖信号生成方法，其特征在于，应用于小数分频锁相环，所述小数分频锁相环包括LFSR和DSM，该方法包括：基于输入时钟信号、所述LFSR生成的当前伪随机二进制序列以及预设二进制序列，确定处理后时钟信号，其中，所述LFSR生成的伪随机二进制序列包括所述预设二进制序列；在处理后时钟信号的控制下，通过所述LFSR生成下一个伪随机二进制序列，并基于所述下一个伪随机二进制序列中预设比特位的伪随机二进制码生成加抖信号，其中，若所述当前伪随机二进制序列为首个伪随机二进制序列，则通过所述LFSR基于所述首个伪随机二进制序列中所述预设比特位的伪随机二进制码生成加抖信号，所述首个伪随机二进制序列为所述移位寄存器基于自身的时钟信号生成的；将所述加抖信号输入至所述DSM的输入端。2.如权利要求1所述的方法，其特征在于，所述基于输入时钟信号、所述LFSR生成的当前伪随机二进制序列以及预设二进制序列，确定处理后时钟信号，包括：若确定所述当前伪随机二进制序列与预设二进制序列相同，则在下一个时钟周期控制所述处理后时钟信号保持低电平信号；若确定所述当前伪随机二进制序列与预设二进制序列不同，则在所述下一个时钟周期控制所述处理后时钟信号与所述输入时钟信号相同。3.如权利要求2所述的方法，其特征在于，所述若确定所述当前伪随机二进制序列与预设二进制序列相同，则在下一个时钟周期控制所述处理后时钟信号保持低电平信号，包括：若确定所述当前伪随机二进制序列与预设二进制序列相同，则控制时钟处理标志信号第一次翻转，其中，第一次翻转后的时钟处理标志信号的状态与所述时钟处理标志信号的初始状态相反；在第一次翻转后的时钟处理标志信号的控制下，在下一个时钟周期控制所述处理后时钟信号保持低电平信号。4.如权利要求3所述的方法，其特征在于，所述控制时钟处理标志信号第一次翻转后，该方法还包括：若确定所述当前伪随机二进制序列与预设二进制序列相同，则控制时钟处理标志信号第二次翻转，其中，第二次翻转后的时钟处理标志信号的状态与所述时钟处理标志信号的初始状态相同；在第二次翻转后的时钟处理标志信号的控制下，在下一个时钟周期控制所述处理后时钟信号与所述输入时钟信号相同。5.如权利要求2所述的方法，其特征在于，所述在处理后时钟信号的控制下，通过所述LFSR输出下一个伪随机二进制序列，包括：若在所述下一个时钟周期，所述处理后时钟信号保持所述低电平信号，则通过所述LFSR输出的下一个伪随机二进制序列与所述LFSR输出的当前伪随机二进制序列相同。6.如权利要求1～5任一所述的方法，其特征在于，所述基于所述下一个伪随机二进制序列中预设比特位的伪随...

【专利技术属性】
技术研发人员：郭玉，曲维淼，傅懿斌，
申请(专利权)人：青岛信芯微电子科技股份有限公司，
类型：发明
国别省市：