【技术实现步骤摘要】
一种FPGA的伪随机噪声生成器的设计方法
[0001]本专利技术属于FPGA应用领域，具体涉及FPGA伪随机噪声生成器的设计方法。
技术介绍
[0002]在通信领域，噪声有着许多作用，一个最简单的例子，噪声经常被用作于干扰信号，在电子对抗中，为了不让目标获取到正确的信息，我们经常使用噪声去干扰目标对信号的接收。自然界中存在各种各样的噪声，但要运用到通信领域，我们就要人为的制造满足需求的噪声。人为的制造噪声意味着生成的噪声并不是随机噪声，但是我们可以通过其他方式增加噪声的随机性。FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。本专利技术基于FPGA提出了一种随机性较强、具有可扩展性的伪随机噪声生成器。
技术实现思路
[0003]为克服上述现有技术的不足，本专利技术的目的提供一种FPGA的伪随机噪声生成器的设...
【技术保护点】
【技术特征摘要】
1.一种FPGA的伪随机噪声生成器的设计方法，整个带限伪随机噪声生成器包含PN序列生成模块、伪随机噪声生成模块、FIR滤波器模块、CIC滤波器模块；包括以下步骤：步骤1，PN序列生成模块设计：本发明设计的PN序列生成模块参考的是Matlab官方文档中的PN序列函数，本发明设计的PN序列生成模块支持生成6~25阶本原多项式的PN序列；模块的输入包括使能、初始值、本原多项式阶数、本原多项式系数值；步骤2，伪随机噪声生成模块设计：伪随机噪声生成模块包括4个本地噪声ROM、噪声合成处理、噪声数据速率控制三个部分；其中，4个本地噪声ROM中存储了4种不同的但上下限相同的噪声数据，这些噪声数据是由MATLAB中生成的；噪声数据的生成过程是在MATLAB中使用randn函数生成指定长度的高斯白噪声，然后将这些噪声数据生成为coe文件，之后在Vivado中的ROMIP核中使用这些coe文件初始化ROM；在本发明中，使用的是4096深度的ROM，后续也可根据实际需要对ROM的深度进行调整；噪声合成处理中为了使输出的噪声数据的随机性增加，因此使用前级送入的伪随机序列数据为ROM的读取地址；噪声数据速率控制会通过输入的符号速率去计数并决定在何时输出数据和数据有效标志位；步骤3，FIR滤波器模块设计：本发明中使用了两个FIR模块，分别位于CIC滤波器模块的前级和后级；第一个FIR滤波器模块与后级的cic滤波器模块构成级联，该模块将对前级伪随机噪声生成模块输出的噪声数据进行5倍插值；第二个FIR滤波器模块将C...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。