一种用于ATE测试设备的网络转发架构及其方法技术

一种用于ATE测试设备的网络转发架构及保护方法，用于PC机与N个数字板卡(Card1,Card2,

【技术实现步骤摘要】
一种用于ATE测试设备的网络转发架构及其方法


[0001]本专利技术涉及半导体自动测试设备(Automatic Test Equipment，简称ATE)的通信
，尤其涉及一种用于ATE测试设备的网络转发架构及其方法。

技术介绍

[0002]在数据通信
，经常要碰到大流量以太网报文转发的需求，传统的ATE测试设备常采用专用的ASIC(application specific integrated circuit)以太网转发专用芯片去实现以太网转发的通信功能，ASIC芯片是供专门应用的集成电路，在集成电路界被认为是一种为专门目的而设计的集成电路。
[0003]然而，采用专用ASIC芯片研发成本高、周期长和扩展性差，而且还需要CPU去做控制会增加CPU的处理负担。
[0004]由此可见，如何提升处理器转发能力和系统数据处理能力是系统工程师要思考的问题。也就是说，在网络转发通信上如何能够快速提升转发效率，以及过滤不必要的以太网包维护网络通信的可靠性，以及增加ATE测试设备网络接口的硬件端口好坏检测能力是目前现有技术中存在的技术问题。

技术实现思路

[0005]本专利技术的目的在于，提供一种本专利技术用于ATE测试设备的网络转发架构及其方法，其可以在ATE测试设备信息通信上提供一种简单易于实现的可以提升转发效率且增加网络通信安全稳定，其技术方案如下：
[0006]一种用于ATE测试设备的网络转发架构，用于PC机与N个数字板卡(Card1,Card2,
…
Cardn)之间的通信，其包括N个转发单元和CPU信息下发单元；每一个所述转发单元包括CPU信息下发模块、包接收缓存模块、端口包信息控制模块、MAC提取模块和包发送处理模块；所述CPU信息下发模块用于对所述端口包信息控制模块进行信息配置，其中，所述配置信息包括端口接收到的广播包是否全部丢弃、只丢弃端口接收到的广播包和/或对缓存下来的所述以太网包做出判断是否需要丢弃；
[0007]所述包接收缓存模块，将所述端口包信息控制模块发送的所述配置信息，以及将所述PC机以太网包和/或广播包缓存下来；
[0008]所述MAC提取模块，用于对接收于相应所述端口包信息控制模块的所述以太网包进行MAC地址提取；
[0009]所述包发送处理模块，根据所述配置信息和提取出来的所述以太网包和/或所述广播包的MAC地址作为仲裁判断信息，仲裁出当前接收的以太网包应转发至输出端口，进而输出到相对应的所述N个数字板卡(Card1,Card2,
…
Cardn)之一。
[0010]进一步地，所述N个转发单元由FPGA芯片实现。
[0011]进一步地，所述CPU信息下发单元由CPU处理单元实现。
[0012]为实现上述目的，本专利技术又一技术方案如下：
[0013]一种用于ATE测试设备的网络转发方法，其包括：
[0014]步骤S1：搭建上述的用于ATE测试设备的网络转发架构；
[0015]步骤S2：所述包接收模块接收以太网包并缓存下来；
[0016]步骤S3：所述端口包信息控制模块根据所述CPU信息下发单元事先下发的配置信息，告知所述包接收缓存模块对所述太网包做转发或丢弃操作；
[0017]步骤S4：所述MAC提取模块提取所述包接收模块所接收的以太网包的目的MAC地址信息，并发送给所述包发送处理模块；
[0018]步骤S5：所述包发送处理模块根据此目的MAC地址信息，判断出当前以太网包需要转发出去的端口，并将所述以太网包应转发至输出端口，进而输出到相对应的所述N个数字板卡(Card1,Card2,
…
Cardn)之一。
[0019]从上述技术方案可以看出，本专利技术提供的用于ATE测试设备的网络转发架构及保护方法，具有如下有益效果：
[0020]①
、本专利技术不需要像交换机一样对mac地址表进行老化等处理，由此可以提升一定的转发效率；
[0021]②
、采用FPGA处理数据，具有响应快，速度高的优点，并且可以控制接收端口的数据包是否需要丢弃，以及可以根据需要屏蔽广播包来提升转发效率因为广播包太多会占用转发网络过多资源降低转发效率。
附图说明
[0022]图1所示为本专利技术用于ATE测试设备的网络转发架构的示意图
[0023]图2所示为用于ATE测试设备的网络转发方法示意图
具体实施方式
[0024]下面结合附图1
‑
2，对本专利技术的具体实施方式作进一步的详细说明。
[0025]请参阅图1，图1所示为本专利技术用于ATE测试设备的网络转发架构的示意图。如图1所示，该网络转发架构，用于PC机与N个数字板卡(Card1,Card2,
…
Cardn)之间的通信。
[0026]在本专利技术的实施例中，该网络转发架构可以包括N个转发单元和CPU信息下发单元；每一个所述转发单元包括CPU信息下发模块、包接收缓存模块、端口包信息控制模块、MAC提取模块和包发送处理模块；所述CPU信息下发模块用于对所述端口包信息控制模块进行信息配置，其中，所述配置信息包括端口接收到的广播包是否全部丢弃、只丢弃端口接收到的广播包和/或对缓存下来的所述以太网包做出判断是否需要丢弃。
[0027]较佳地，在本专利技术的实施例中，所述N个转发单元由现场可编程门阵列(field
‑
programable gate array，简称FPGA)芯片实现，所述CPU信息下发单元由CPU处理单元实现。该FPGA芯片用于控制接收端口的数据包是否需要丢弃，以及可以根据需要屏蔽广播包来提升转发效率因为广播包太多会占用转发网络过多资源降低转发效率。
[0028]需要说明的是，FPGA是作为专用集成电路(ASIC)领域中的一种半制定电路而出现的，即接近了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0029]请参阅图2，图2所示为用于ATE测试设备的网络转发方法示意图。如图2所示，该用于ATE测试设备网络的转发方法可以包括：
[0030]步骤S1：搭建上述的用于ATE测试设备的网络转发架构；
[0031]步骤S2：所述包接收模块接收以太网包并缓存下来；
[0032]步骤S3：所述端口包信息控制模块根据所述CPU信息下发单元事先下发的配置信息，告知所述包接收缓存模块对所述太网包做转发或丢弃操作；
[0033]步骤S4：所述MAC提取模块提取所述包接收模块所接收的太网包的目的MAC地址信息，并发送给所述包发送处理模块；
[0034]步骤S5：所述包发送处理模块根据此目的MAC地址信息，判断出当前以太网包需要转发出去的端口，并将所述以太网包应转发至输出端口，进而输出到相对应的所述N个数字板卡(Card1,Card2,
…
Cardn)之一。
[0035]综上所述，本专利技术用于ATE测试设备的网络转发架构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于ATE测试设备的网络转发架构，用于PC机与N个数字板卡(Card1,Card2,
…
Cardn)之间的通信，其特征在于，包括N个转发单元和CPU信息下发单元；每一个所述转发单元包括CPU信息下发模块、包接收缓存模块、端口包信息控制模块、MAC提取模块和包发送处理模块；所述CPU信息下发模块用于对所述端口包信息控制模块进行信息配置，其中，所述配置信息包括端口接收到的广播包是否全部丢弃、只丢弃端口接收到的广播包和/或对缓存下来的所述以太网包做出判断是否需要丢弃；所述包接收缓存模块，将所述端口包信息控制模块发送的所述配置信息，以及将所述PC机以太网包和/或广播包缓存下来；所述MAC提取模块，用于对接收于相应所述端口包信息控制模块的所述以太网包进行MAC地址提取；所述包发送处理模块，根据所述配置信息和提取出来的所述以太网包和/或所述广播包的MAC地址作为仲裁判断信息，仲裁出当前接收的以太网包应转发至输出端口，进而输出到相对应的所述N个数字板卡(Card1,Card2,
…
...

【专利技术属性】
技术研发人员：金君钢，
申请(专利权)人：上海御渡半导体科技有限公司，
类型：发明
国别省市：