一种基于DDS技术的可调脉冲成型方法技术

本发明专利技术公开了一种基于DDS技术的可调脉冲成型方法，将脉冲边沿的形状与脉冲本身看作一个整体，边沿形状数据加载在ROM的存储器中，将累加器输出的累加量变为对ROM输入的读地址，从而构成基于DDS的反馈查表法，由于ROM中存放的数据预先生成，成型模块最终所产生的脉冲形状只与数据波形有关，因此采用DDS的反馈查表法能够通用实现任意边沿脉冲的成型。法能够通用实现任意边沿脉冲的成型。法能够通用实现任意边沿脉冲的成型。

【技术实现步骤摘要】
一种基于DDS技术的可调脉冲成型方法


[0001]本专利技术属于光通信
，更为具体地讲，涉及一种基于DDS技术的可调脉冲成型方法。

技术介绍

[0002]现代通信系统对通信信道的信噪比要求越来越高，低带宽占用和高速率的数字传输方式成为研究的主要方向。在数字化基带信号处理器中，脉冲成型技术对提高信道利用率、减小串扰有着非常重要的意义。
[0003]模拟电路在基带脉冲成型中采用模拟滤波器完成脉冲成型功能，这类电路可以根据传输信号的信道带宽要求，设计对应的有源或无源滤波器，实现基带信号的边沿成型。
[0004]数字方式进行基带脉冲边沿成型速度慢，但形状准确度较模拟方式相比有较大提升。开环控制的直接成型方法使用累加器对边沿控制字累加到需求值，反馈积分法将输出电平数字量作为反馈量送回控制器与要求电平进行比较，控制后级累加模块的工作和输出电平数字量。采用数字方电路进行波形合成的技术，对可控脉冲边沿成型技术具有指导意义。
[0005]对于基带信号边沿要求不同，根据边沿形状可将成型过程划分为线性边沿成型和非线性边沿成型两类。针对不同边沿成型要求的信号特征，通过模拟电路或数字电路方案进行边沿成型控制成为研究的焦点。
[0006]模拟电路在基带脉冲成型中的主要应用场景是成型滤波器的电路设计，这类电路可以根据传输信号的信道要求，设计对应的有源或无源滤波器，形成基带信号的边沿成型。最常见的滤波电路可以通过RLC低通滤波电路实现，也可以使用有源滤波器的方案。
[0007]此外，使用阶跃恢复二极管和非线性传输线的改进型快速边沿成型方法，能够改善脉冲成型速度。但是由于模拟电路结构固定的特点，这类成型方法不具有可调性，仅适用于对称边沿的脉冲成型，成型形状单一，成型模块尺寸大。使用数字方式进行基带脉冲边沿成型形状准确度和灵活性较模拟方式相比有较大提升。基带脉冲信号的边沿要求为线性边沿时，主要分为开环直接成型和闭环反馈积分两类方法。开环控制的直接成型方法使用累加器对边沿控制字累加，直至达到累加上限停止。反馈积分法基本结构图如图1所示，该方法将输出电平数字量作为反馈量送回控制器，控制器中将反馈与要求电平进行比较，从而控制后级累加模块的工作。为能实现全数字方式的可调脉冲信号成型，结合闭环积分与波形合成技术。目前波形合成技术的终点在于如何控制产生波形的频率和宽度等定时特性上，忽略了脉冲边沿形状的可变控制。利用波形合成的动态特点和反馈积分的准确性特点，将为准确的可调脉冲边沿成型带来指导意义。

技术实现思路

[0008]本专利技术的目的在于克服现有技术的不足，提供一种基于DDS技术的可调脉冲成型方法，通过直接数字合成(Direct Digital Synthesis，DDS)的反馈查表方法实现脉冲成
型。
[0009]为实现上述专利技术目的，本专利技术一种基于DDS技术的可调脉冲成型方法，其特征在于，包括以下步骤：
[0010](1)、模块初始化；
[0011](1.1)、初始化边沿成型控制模块的接口信号，包括使能信号、复位信号和时钟信号；
[0012](1.2)、设置成型脉冲的目标幅度A、目标上升沿控制字ΔA
p
、目标下降沿控制字ΔA
d
、目标边沿形状控制字S；
[0013](2)、将使能信号置于高电平，触发边沿成型控制模块开始工作；
[0014](3)、基带信号成型判决；
[0015]将外部的基带信号输入至边沿成型控制模，再利用时钟信号对基带信号采样，得到采样值；
[0016]利用采样值控制二选一多路选择器MUX2
‑
1，进而控制边沿成型控制模当前的成型模式；其中，当采样值为高电平，即逻辑1时，启动上升沿成型模式，进入步骤(4)；当采样值为低电平，即逻辑0时，启动下降沿成型模式，进入步骤(5)；
[0017](4)、边沿成型控制模块启动上升沿成型；
[0018](4.1)、上升沿累加器以目标边沿形状控制字S作为开始进行循环累加，累加步进为ΔA
p
，将累加结果作为查找地址Addr
t
送入边沿形状存储区；循环累加的表达式如式(1)所示，式中Addr0表示查表首地址；
[0019][0020](4.2)、将每一轮循环得到累加值Addr
t
利用两级DFF进行两拍时钟寄存；
[0021](4.3)、根据目标边沿形状控制字S使能边沿形状存储区存储有对应数据的ROM的读使能，并按照查找地址Addr
t
在边沿形状存储区查找对应的ROM数据A
t
；
[0022][0023]其中，S为目标边沿形状控制字，f(*)为存储边沿形状函数的采样值；
[0024](4.4)、将A
t
反馈给幅度比较器进行比较，如果A
t
小于目标幅度A与一个上升沿步进函数值f(ΔA
p
)之差时，则保持上升沿累加器工作状态，同时边沿成型控制模块输出A
t
作为t时刻的边沿形状否则，释放累加器停止使能信号，保持两拍时钟前输出累加值Addr
t
‑2作为查找地址，同时输出目标幅度A作为边沿成型控制模块输出电平值此时脉冲上升沿成型任务完成；
[0025]其中，输出电平的表达式为：
[0026][0027](5)、边沿成型控制模块启动下降沿成型；
[0028](5.1)、下降沿减法器以目标边沿形状控制字S作为开始进行循环递减，递减步进
为ΔA
d
，将递减结果作为查找地址Addr
t
送入边沿形状存储区；
[0029]其中，循环递减的表达式如式(4)所示，式中Addr0表示查表首地址，Addr
h
表示形状在高电平时的地址值；
[0030][0031](5.2)、将每一轮循环得到递减值Addr
t
利用两级DFF进行两拍时钟寄存；
[0032](5.3)、根据目标边沿形状控制字S使能边沿形状存储区存储有对应数据的ROM的读使能，并按照查找地址Addr
t
在边沿形状存储区查找对应的ROM数据A
t
；
[0033][0034](5.4)、将A
t
反馈给幅度比较器进行比较，如果A
t
大于一个下降沿步进函数值f(ΔA
d
)时，则保持下降沿减法器工作状态，同时边沿成型控制模块输出A
t
作为t时刻的边沿形状否则，释放减法器停止使能信号，输出Addr0＝0作为查找地址，同时输出0作为模块输出电平值此时脉冲下降沿成型任务完成；
[0035]其中，输出电平的表达式为：
[0036][0037]本专利技术的专利技术目的是这样实现的：
[0038]本专利技术一种基于DDS技术的可调脉冲成型方法，将脉冲边沿的形状与脉冲本身看作一个整体，边沿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于DDS技术的可调脉冲成型方法，其特征在于，包括以下步骤：(1)、模块初始化；(1.1)、初始化边沿成型控制模块的接口信号，包括使能信号、复位信号和时钟信号；(1.2)、设置成型脉冲的目标幅度A、目标上升沿控制字ΔA
p
、目标下降沿控制字ΔA
d
、目标边沿形状控制字S；(2)、将使能信号置于高电平，触发边沿成型控制模块开始工作；(3)、基带信号成型判决；将外部的基带信号输入至边沿成型控制模，再利用时钟信号对基带信号采样，得到采样值；利用采样值控制二选一多路选择器MUX2
‑
1，进而控制边沿成型控制模当前的成型模式；其中，当采样值为高电平，即逻辑1时，启动上升沿成型模式，进入步骤(4)；当采样值为低电平，即逻辑0时，启动下降沿成型模式，进入步骤(5)。(4)、边沿成型控制模块启动上升沿成型；(4.1)、上升沿累加器以目标边沿形状控制字S作为开始进行循环累加，累加步进为ΔA
p
，将累加结果作为查找地址Addr
t
送入边沿形状存储区；循环累加的表达式如式(1)所示，式中Addr0表示查表首地址；(4.2)、将每一轮循环得到累加值Addr
t
利用两级DFF进行两拍时钟寄存；(4.3)、根据目标边沿形状控制字S使能边沿形状存储区存储有对应数据的ROM的读使能，并按照查找地址Addr
t
在边沿形状存储区查找对应的ROM数据A
t
；其中，S为目标边沿形状控制字，f(*)为存储边沿形状函数的采样值；(4.4)、将A
t
反馈给幅度比较器进行比较，如果A
t
小于目标幅度A与一个上升沿步进函数值f(ΔA
p
)之差时，则保持上升沿累加器工作状态，同时边沿成型控制模块输出A
t
作为t时刻的边沿形状否则，释放累加器停止使能信号，保持两拍时钟前输出累加值Addr
t
‑2作为查找地址，同时输出目标幅度A作为边沿成型控制模块输出电平值此时脉冲上升沿成型任务完成；其中，输出电平的表达式为：(5)、边沿成型控制模块启动下降沿成型；(5.1)、下降沿减法器以目标边沿形状控制字S作为开始进行循环递减，递减步进为Δ...

【专利技术属性】
技术研发人员：李力，张朋，黄建国，麻中惠，陈嘉铭，康稚林，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：