本发明专利技术提供一种嵌入式双面散热MOSFET模块封装结构，涉及电力电子功率模块封装技术领域，包括DBC组合层和MOSFET芯片，DBC组合层包括有DBC陶瓷层，DBC陶瓷层上表面两侧分别一体化设置有安装间隔，每个安装间隔内部分别开设有方形凹槽，每个方形凹槽内部均通过第一铜片组和第二铜片组安装有MOSFET芯片，通过本发明专利技术的封装结构，能够大幅提高模块集成度，降低模块体积40%以上，同时实现了平面互连，使双面散热得以实现，大幅提高了模块的散热能力，从而有效解决了因典型功率模块各组件分立封装，体积大，集成度低，需要对封装结构进行合理设计优化以实现器件的高散热性能和低能耗问题。优化以实现器件的高散热性能和低能耗问题。优化以实现器件的高散热性能和低能耗问题。
【技术实现步骤摘要】
一种嵌入式双面散热MOSFET模块封装结构
[0001]本专利技术涉及电力电子功率模块封装
，具体而言，涉及一种嵌入式双面散热MOSFET模块封装结构。
技术介绍
[0002]大功率MOSFET器件作为能量转换和传输的核心器件之一，广泛应用于航空航天、电动汽车、新能源等、电力传输领域；而随着半导体工业的的进化，碳化硅芯片得以应用，芯片结温升高，对低功耗和高效率的功率模块需求不断提高。电子封装通常由若干个半导体芯片和不同封装材料组成，为器件提供机械支撑，电气互连，绝缘保护，异物、湿气保护，提供散热路径等功能。典型功率模块各组件分立封装，体积大，集成度低，需要对封装结构进行合理设计优化以实现器件的高散热性能和低能耗。
技术实现思路
[0003]针对现有技术的不足，本专利技术提供了一种嵌入式双面散热MOSFET模块封装结构，提高模块集成度，减小体积，提高模块散热能力。
[0004]为实现上述目的，本专利技术采取的技术方案为：一种嵌入式双面散热MOSFET模块封装结构，包括DBC组合层和MOSFET芯片，所述DBC组合层包括有DBC陶瓷层，所述DBC陶瓷层上表面两侧分别一体化设置有安装间隔，每个所述安装间隔内部分别开设有方形凹槽，每个所述方形凹槽内部均通过第一铜片组和第二铜片组安装有MOSFET芯片，所述DBC组合层上下表面分别通过热界面材料层安装有上热沉和下热沉。
[0005]作为优选，所述DBC陶瓷层下表面设置有下铜层，所述DBC陶瓷层上表面设置有三个上铜层且三个上铜层与两个安装间隔交错设置。
[0006]作为优选，所述第一铜片组包括有U形铜片和I形铜片，所述第二铜片组包括有之型铜片，所述之型铜片底部分别开设有若干用于释放应力的下位沟槽。
[0007]作为优选，每个所述之型铜片均安装在对应的方形凹槽内部，每个所述之型铜片底部均通过焊膏与DBC陶瓷层连接，每个所述之型铜片上端通过焊膏与上铜层连接。
[0008]作为优选，所述之型铜片上表面一侧设置有连接焊片，所述连接焊片上表面连接设置有MOSFET芯片，所述MOSFET芯片上表面分别设置有表面铜层，每个所述表面铜层上表面一体化设置有若干铜柱。
[0009]作为优选，所述MOSFET芯片底部为D极，所述MOSFET芯片上表面两侧分别为S极，所述MOSFET芯片上表面且位于两侧S极之间的为G极，所述MOSFET芯片的D极与之型铜片进行连接。
[0010]作为优选，每个所述U形铜片一端通过铜柱与MOSFET芯片上表面的S极连接，每个所述U形铜片另一端通过焊膏与上铜层连接。
[0011]作为优选，每个所述I形铜片一端通过铜柱与MOSFET芯片上表面的G极连接，每个
所述I形铜片另一端通过焊膏与上铜层连接。
[0012]作为优选，所述上热沉和下热沉内部均设置有若干微流道，每个所述安装间隔内部空余部位均由有机硅凝胶填充。
[0013]作为优选，每个所述第一铜片组和上铜层均通过热界面材料层与上热沉连接，所述下铜层底部通过热界面材料层与下热沉连接。
[0014]与现有技术相比，本专利技术具有如下有益效果：通过将MOSFET芯片嵌入至DBC组合层中，从而使得MOSFET芯片所占的的体积减少，提高模块整体的集成度，并且利用上热沉和下热沉分别设置在DBC组合层上下表面，实现对内部结构的双面散热处理，其中通过第一铜片组和第二铜片组能够与MOSFET芯片之间进行连接以确保MOSFET芯片设置内部中可进行正常运作使用，通过本专利技术的封装结构，能够大幅提高模块集成度，降低模块体积40%以上，同时实现了平面互连，使双面散热得以实现，大幅提高了模块的散热能力，从而有效解决了技术问题。
附图说明
[0015]图1为本专利技术一种嵌入式双面散热MOSFET模块封装结构的整体结构示意图；图2为本专利技术一种嵌入式双面散热MOSFET模块封装结构的正视整体结构示意图；图3为本专利技术一种嵌入式双面散热MOSFET模块封装结构的图2中A
‑
A处剖面结构示意图；图4为本专利技术一种嵌入式双面散热MOSFET模块封装结构的图2中B
‑
B处剖面结构示意图；图5为本专利技术一种嵌入式双面散热MOSFET模块封装结构的DBC组合层结构示意图；图6为本专利技术一种嵌入式双面散热MOSFET模块封装结构的MOSFET芯片安装结构示意图;图7为本专利技术一种嵌入式双面散热MOSFET模块封装结构的侧视MOSFET芯片安装结构示意图;图8为本专利技术一种嵌入式双面散热MOSFET模块封装结构的图7中C
‑
C处剖面结构示意图;图9为本专利技术一种嵌入式双面散热MOSFET模块封装结构的MOSFET芯片连接端位置分布示意图。
[0016]图中：1、DBC组合层；101、DBC陶瓷层；102、上铜层；103、方形凹槽；104、安装间隔；105、下铜层；2、上热沉；3、下热沉；4、微流道；5、铜柱；6、热界面材料层；7、连接焊片；8、表面铜层；9、MOSFET芯片；10、第一铜片组；1001、U形铜片；1002、I形铜片；11、第二铜片组；1101、下位沟槽；1102、之型铜片。
具体实施方式
[0017]下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
实施例
[0018]如图1至9所示，一种嵌入式双面散热MOSFET模块封装结构，包括DBC组合层1和MOSFET芯片9，DBC组合层1包括有DBC陶瓷层101，DBC陶瓷层101上表面两侧分别一体化设置有安装间隔104，每个安装间隔104内部分别开设有方形凹槽103，每个方形凹槽103内部均通过第一铜片组10和第二铜片组11安装有MOSFET芯片9，DBC组合层1上下表面分别通过热界面材料层6安装有上热沉2和下热沉3。通过将MOSFET芯片9嵌入至DBC组合层1中，从而使得MOSFET芯片9所占的的体积减少，提高模块整体的集成度，并且利用上热沉2和下热沉3分别设置在DBC组合层1上下表面，实现对内部结构的双面散热处理，其中通过第一铜片组10和第二铜片组11能够与MOSFET芯片9之间进行连接以确保MOSFET芯片9设置内部中可进行正常运作使用，通过本专利技术的封装结构，能够大幅提高模块集成度，降低模块体积40%以上，同时实现了平面互连，使双面散热得以实现，大幅提高了模块的散热能力，从而有效解决了技术问题。
[0019]在本实施例中，DBC陶瓷层101下表面设置有下铜层105，DBC陶瓷层101上表面设置有三个上铜层102且三个上铜层102与两个安装间隔104交错设置，第一铜片组10包括有U形铜片1001和I形铜片1002，第二铜片组11包括有之型铜片1102，之型铜片1102底部分别开设有若干用于释放应力的下位沟槽1101。通过下铜层105可以分别本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种嵌入式双面散热MOSFET模块封装结构，包括DBC组合层（1）和MOSFET芯片（9），其特征在于：所述DBC组合层（1）包括有DBC陶瓷层（101），所述DBC陶瓷层（101）上表面两侧分别一体化设置有安装间隔（104），每个所述安装间隔（104）内部分别开设有方形凹槽（103），每个所述方形凹槽（103）内部均通过第一铜片组（10）和第二铜片组（11）安装有MOSFET芯片（9），所述DBC组合层（1）上下表面分别通过热界面材料层（6）安装有上热沉（2）和下热沉（3）。2.根据权利要求1所述的一种嵌入式双面散热MOSFET模块封装结构，其特征在于：所述DBC陶瓷层（101）下表面设置有下铜层（105），所述DBC陶瓷层（101）上表面设置有三个上铜层（102）且三个上铜层（102）与两个安装间隔（104）交错设置。3.根据权利要求2所述的一种嵌入式双面散热MOSFET模块封装结构，其特征在于：所述第一铜片组（10）包括有U形铜片（1001）和I形铜片（1002），所述第二铜片组（11）包括有之型铜片（1102），所述之型铜片（1102）底部分别开设有若干用于释放应力的下位沟槽（1101）。4.根据权利要求3所述的一种嵌入式双面散热MOSFET模块封装结构，其特征在于：每个所述之型铜片（1102）均安装在对应的方形凹槽（103）内部，每个所述之型铜片（1102）底部均通过焊膏与DBC陶瓷层（101）连接，每个所述之型铜片（1102）上端通过焊膏与上铜层（102）连接。5.根据权利要求4所述的一种嵌入式双面散热MOSFET模块封装结构，其特征在于：所述之型铜片（1102）上表...
【专利技术属性】
技术研发人员：宋一凡，马坤，孙亚萌，周洋，刘胜，
申请(专利权)人：合肥阿基米德电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。