一种分布式位线补偿数模混合存内计算阵列制造技术

本发明专利技术涉及存内计算技术领域，特别是涉及一种分布式位线补偿数模混合存内计算阵列，包括：存内计算模块、输出模块、主控模块和输入驱动模块；主控模块分别与输出模块和输入驱动模块连接；存内计算模块包括4簇存内计算子模块，每簇存内计算子模块均包括4组存内计算单元；每组存内计算单元包括32行

【技术实现步骤摘要】
一种分布式位线补偿数模混合存内计算阵列


[0001]本专利技术涉及存内计算
，特别是涉及一种分布式位线补偿数模混合存内计算阵列。

技术介绍

[0002]近年来，人工智能(AI)对高能效计算系统的需求日益增长，包括边缘智能及其应用，冯诺依曼体系结构广泛用于支持使用处理单元(PEs)、控制单元和内存的各种任务。自从人工智能系统和深度神经网络(DNN)出现以来，冯诺依曼架构一直在努力适应DNN。人工智能系统中的DNN需要大量的并行乘积(MAC)操作。在MAC操作过程中，处理单元(PE)和内存之间不可避免地要进行大量权重和中间输出的数据传输，这会导致不可避免的功耗和延迟，从而限制了某些AI应用，如电池供电的边缘设备。因此，出现了内存计算(CIM)体系结构，通过在模内存储器的位行(BL)上并发访问多个单元来执行节能的并行MAC操作。这大大减少了生成的中间数据量，并促进了高度并行计算。
[0003]传统单比特输入乘单比特权重的计算方式效率较低，单个计算单元耗费的晶体管数量较多，且由于权重连接至计算管的源漏极会导致计算过程中位线电压摆幅过大时对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分布式位线补偿数模混合存内计算阵列，其特征在于，包括：存内计算模块、输出模块、主控模块和输入驱动模块；所述主控模块分别与所述输出模块和所述输入驱动模块连接；所述存内计算模块包括4簇存内计算子模块，每簇所述存内计算子模块均包括4组存内计算单元；每组所述存内计算单元包括32行
×
8列个阵列分布的存储计算电路；每行所述存储计算电路并联连接后与所述输入驱动模块连接；每列所述存储计算电路串联连接，且每列所述存储计算电路均串联一个电流镜补偿器，每列所述存储计算电路通过一个耦合电容与所述输出模块连接。2.根据权利要求1所述的分布式位线补偿数模混合存内计算阵列，其特征在于，所述存储计算电路包括6T
‑
SRAM、第一三极管和第二三极管；所述第一三极管和所述第二三极管组成计算电路；所述6T
‑
SRAM对权重值进行存储；所述第一三极管的栅极与所述输入驱动模块连接，所述第一三极管的源极接电源线，所述第一三极管的漏极与所述第二三极管的漏极连接；所述第二三极管的栅极与所述6T
‑
SRAM连接，所述第二三极管的源极分别与所述耦合电容和所述电流镜补偿器连接。3.根据权利要求2所述的分布式位线补偿数模混合存内计算阵列，其特征在于，所述6T
‑
SRAM包括第三三极管、第四三极管、第一非...

【专利技术属性】
技术研发人员：乔树山，史万武，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：