本实用新型专利技术公开了一种用于闪存芯片的测试电路及其装置，所述测试电路包括主芯片、烧录电路和芯片接口电路；所述烧录电路与所述主芯片电连接，所述烧录电路用于接收来自外部的烧录程序数据，并且将所述烧录程序数据经由所述主芯片传送至所述芯片接口电路；所述芯片接口电路与所述主芯片电连接，所述芯片接口电路用于对接不同的闪存芯片，并且根据所述烧录程序数据对所述闪存芯片进行不同的测试。本实用新型专利技术所述测试电路及其装置能够满足用户的不同需求而允许用户修改测试程序的测试代码，以适用于闪存芯片的终端测试，也适用于验证闪存芯片的性能测试。芯片的性能测试。芯片的性能测试。
【技术实现步骤摘要】
一种用于闪存芯片的测试电路及其装置
[0001]本技术涉及存储器测试
，具体涉及一种用于闪存芯片的测试电路及其装置。
技术介绍
[0002]目前，Flash(闪存)的应用非常广阔，可以应用在诸如移动存储、5G、车联网及人工智能等不同的
随着闪存芯片的制造工艺的不断更新，产量不断增加，其检测良率的需求也不断上升。制造厂商需要更换新的控制器进行调试，同时终端厂商也需要投入新的测试仪器进行闪存芯片的测试。
[0003]现有的Flash(EEPROM/SPI NOR/SPI NAND)存储器的封装品测试设备主要是烧录器。这些烧录器的程序基本都固化在设备内部，而且只能进行一些固定的测试项目，例如擦除、编程、读取芯片内容，而对于芯片的指令、地址、数据等不能随意更改。因此，用户无法根据特定需求，通过修改测试代码方式来更改程序，并进行相关的测试。
[0004]有鉴于此，需要对现有技术问题提出解决方法。
技术实现思路
[0005]本技术的目的在于，本技术一实施例提供了一种用于闪存芯片的测试电路及其装置，其旨在满足用户的不同需求而允许用户修改测试程序的测试代码，以适用于闪存芯片的终端测试，也适用于验证闪存芯片的性能测试；当用于闪存芯片的终端测试时，可以极大地提高芯片的出货良率，并减少客户的投诉；当用于验证闪存芯片的性能测试时，可以根据用户的需求而相应调整测试电压、频率，从而实现各种时序。
[0006]根据本技术的一方面，本技术的一实施例提供了一种用于闪存芯片的测试电路，所述测试电路包括主芯片、烧录电路和芯片接口电路；所述烧录电路与所述主芯片电连接，所述烧录电路用于接收来自外部的烧录程序数据，并且将所述烧录程序数据经由所述主芯片传送至所述芯片接口电路；所述芯片接口电路与所述主芯片电连接，所述芯片接口电路用于对接不同的闪存芯片，并且根据所述烧录程序数据对所述闪存芯片进行不同的测试。
[0007]可选地，在一些实施例中，所述烧录电路包括第一芯片和第二芯片，所述第一芯片具有多个复用引脚，所述多个复用引脚连接用以提供烧录程序数据的外部设备，并且与所述第二芯片的相应输入引脚电连接，所述第二芯片的输出引脚与所述主芯片的相应引脚电连接。
[0008]可选地，在一些实施例中，所述芯片接口电路包括第三芯片，所述第三芯片具有片选引脚、输入引脚和输出引脚；所述片选引脚用于接收所述主芯片的片选信号，以使能所对接的闪存芯片，所述输入引脚和所述输出引脚用于使所述第三芯片与所述主芯片之间进行数据和地址的传输。
[0009]可选地，在一些实施例中，所述测试电路还包括晶振电路，所述晶振电路的第四芯
片与所述主芯片电连接，所述第四芯片用于驱动主芯片内部的逻辑电路，并且配置所述主芯片的锁相倍频，以及调整测试闪存芯片的工作电压的范围。
[0010]可选地，在一些实施例中，所述测试电路还包括按键电路，所述按键电路包括多个分支电路，每一所述分支电路电连接至所述主芯片的相应引脚；其中每一所述分支电路对应一按键，所述按键电路用于当检测到按键触点的电压为预设电压时，使得对应的分支电路导通。
[0011]可选地，在一些实施例中，所述测试电路还包括扩展接口电路，所述扩展接口电路包括第五芯片，所述第五芯片与所述主芯片电连接；所述扩展接口电路用于连接设有所述测试电路的测试板与外部设备，以使外部设备提供数据和电源给所述测试板。
[0012]可选地，在一些实施例中，所述测试电路还包括调试电路，所述调试电路包括第六芯片，所述第六芯片与所述主芯片电连接，所述第六芯片用于连接外部的仿真器，以接收所述仿真器的调试指令，并传送至所述主芯片。
[0013]可选地，在一些实施例中，所述测试电路还包括第一警示电路，所述第一警示电路与所述主芯片电连接，所述第一警示电路包括多个发光二极管，每一所述发光二极管用于根据不同的闪存芯片的测试状态而被相应点亮。
[0014]可选地，在一些实施例中，所述测试电路还包括第二警示电路，所述第二警示电路与所述主芯片电连接，所述第二警示电路包括蜂鸣器，所述蜂鸣器用于根据所述主芯片的控制指令发出蜂鸣。
[0015]可选地，在一些实施例中，所述测试电路还包括显示电路，所述显示电路具有第七芯片，所述第七芯片具有输入引脚和输出引脚，并且与所述主芯片电连接；所述显示电路用于连接外部的显示装置，以显示闪存芯片的测试结果。
[0016]可选地，在一些实施例中，所述闪存芯片包括EEPROM、SPI NOR、SPI NAND和SD芯片中的其中一种。
[0017]根据本技术的另一方面，本技术的一实施例提供了一种测试装置，其包括一测试板；在所述测试板上设有本技术任一实施例所述的测试电路。
[0018]本技术的有益效果在于，本技术实施例所述用于闪存芯片的测试电路可以满足用户的不同需求而允许用户修改测试程序的测试代码，以适用于闪存芯片的终端测试，也适用于验证闪存芯片的性能测试；当用于闪存芯片的终端测试时，可以极大地提高芯片的出货良率，并减少客户的投诉；当用于验证闪存芯片的性能测试时，可以根据用户的需求而相应调整测试电压、频率，从而实现各种时序。
附图说明
[0019]下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
[0020]图1为本技术一实施例所提供的一种用于闪存芯片的测试电路的结构示意图。
[0021]图2为主芯片的电路示意图。
[0022]图3为烧录电路的电路示意图。
[0023]图4为芯片接口电路的示意图。
[0024]图5为晶振电路的示意图。
[0025]图6为按键电路的示意图。
[0026]图7A为扩展接口电路的示意图。
[0027]图7B为串口电路的示意图。
[0028]图8为调试电路的示意图。
[0029]图9为第一警示电路的示意图。
[0030]图10为第二警示电路的示意图。
[0031]图11为显示电路的示意图。
[0032]图12为电源调节电路的示意图。
[0033]图13为本技术一实施例所提供的测试装置的示意图。
具体实施方式
[0034]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0035]文中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0036本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于闪存芯片的测试电路，其特征在于，所述测试电路包括主芯片、烧录电路和芯片接口电路；所述烧录电路与所述主芯片电连接，所述烧录电路用于接收来自外部的烧录程序数据，并且将所述烧录程序数据经由所述主芯片传送至所述芯片接口电路；所述芯片接口电路与所述主芯片电连接，所述芯片接口电路用于对接不同的闪存芯片，并且根据所述烧录程序数据对所述闪存芯片进行不同的测试；所述烧录电路包括第一芯片和第二芯片，所述第一芯片具有多个复用引脚，所述多个复用引脚连接用以提供烧录程序数据的外部设备，并且与所述第二芯片的相应输入引脚电连接，所述第二芯片的输出引脚与所述主芯片的相应引脚电连接。2.如权利要求1所述的测试电路，其特征在于，所述芯片接口电路包括第三芯片，所述第三芯片具有片选引脚、输入引脚和输出引脚；所述片选引脚用于接收所述主芯片的片选信号，以使能所对接的闪存芯片，所述输入引脚和所述输出引脚用于使所述第三芯片与所述主芯片之间进行数据和地址的传输。3.如权利要求1所述的测试电路，其特征在于，所述测试电路还包括晶振电路，所述晶振电路的第四芯片与所述主芯片电连接，所述第四芯片用于驱动主芯片内部的逻辑电路，并且配置所述主芯片的锁相倍频，以及调整测试闪存芯片的工作电压的范围。4.如权利要求1所述的测试电路，其特征在于，所述测试电路还包括按键电路，所述按键电路包括多个分支电路，每一所述分支电路电连接至所述主芯片的相应引脚；其中每一所述分支电路对应一按键，所述按键电路用于当检测到按键触点的电压为预设电压时，使得对应的分支电路导通。5....
【专利技术属性】
技术研发人员：马力，张鲜芳，
申请(专利权)人：澜智集成电路苏州有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。