存储器控制器制造技术

技术编号:33539980 阅读:30 留言:0更新日期:2022-05-21 09:43
本公开涉及一种用于控制存储器装置的控制器,该控制器可以包括:请求接收器,被配置为从可操作地联接到控制器的主机接收包括逻辑地址的请求;依赖性检查器,被配置为从请求接收器获取请求并检查该请求的依赖性,依赖性指示是否存在影响处理该请求的任何先前未完成请求;映射管理器,被配置为响应于请求对先前未完成请求不具有依赖性的检查结果,生成包括被映射到该请求的逻辑地址的物理地址的命令;以及命令提交器,被配置为向存储器装置提供由映射管理器所生成的命令,其中请求接收器、依赖性检查器、映射管理器和命令提交器被构造为配置数据管线。配置数据管线。配置数据管线。

【技术实现步骤摘要】
存储器控制器
[0001]相关申请的交叉引用
[0002]本专利文件要求于2020年11月18日提交的、申请号为10

2020

0154440的韩国专利申请的优先权和权益,该韩国专利申请通过引用整体并入本文。


[0003]所公开技术的各个实施例涉及一种用于控制存储器装置的控制器。

技术介绍

[0004]计算机环境范例已经转变为普适计算,这使得能够随时随地使用计算系统。因此,诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
[0005]由于存储器系统不需要机械驱动部件,因此存储器系统提供诸如优异的稳定性和耐久性、高信息访问速度以及低功耗的优点。具有这些优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。

技术实现思路

[0006]各个实施例涉及一种可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于控制存储器装置的控制器,包括:请求接收器,从可操作地联接到所述控制器的主机接收包括逻辑地址的请求;依赖性检查器,从所述请求接收器获取所述请求并检查所述请求的依赖性,所述依赖性指示是否存在影响处理所述请求的任何先前未完成请求;映射管理器,响应于所述请求对所述先前未完成请求不具有依赖性的检查结果,生成包括被映射到所述请求的逻辑地址的物理地址的命令;以及命令提交器,向所述存储器装置提供由所述映射管理器所生成的命令,其中所述请求接收器、所述依赖性检查器、所述映射管理器和所述命令提交器配置数据管线,使得所述请求接收器、所述依赖性检查器、所述映射管理器和所述命令提交器的操作按顺序执行。2.根据权利要求1所述的控制器,其中所述请求接收器包括:主机张量处理单元即主机TPU,确定所述请求的类型为写入请求或读取请求,并且基于所述请求的类型,将所述请求提供到写入输入/输出TPU即写入I/O TPU或读取I/O TPU;所述写入I/O TPU,将所述写入请求切片为多个请求,并且将切片后的多个请求提供到所述依赖性检查器;以及所述读取I/O TPU,将所述读取请求提供到所述依赖性检查器。3.根据权利要求1所述的控制器,其中所述映射管理器包括:主机读取张量处理单元即主机读取TPU,搜索与所述请求的逻辑地址相对应的物理地址,所述请求对应于读取请求;以及后TPU,基于所搜索到的物理地址来生成与所述读取请求相对应的读取命令。4.根据权利要求3所述的控制器,其中所述命令提交器包括:通道TPU,控制通道直接存储器访问即通道DMA向所述存储器装置提供所述读取命令;读取路径TPU,控制读取路径从所述存储器装置获取与所述读取命令相对应的读取数据并且对所获取的读取数据执行错误校正码解码即ECC解码;以及闪存接口层内核即FIL内核,控制所述读取路径TPU和所述通道TPU。5.根据权利要求1所述的控制器,进一步包括:中央处理单元即CPU,执行地址映射操作,以通过将所述主机的逻辑地址映射到所述存储器装置的物理地址来生成映射数据;以及存储器,存储包括所述映射数据的映射表。6.根据权利要求5所述的控制器,其中所述依赖性检查器包括:检查张量处理单元即检查TPU,检查所述请求对未完成修剪请求的依赖性,并且请求所述CPU对已经被检查为对所述未完成修剪请求具有依赖性的所述请求执行相应的操作。7.根据权利要求6所述的控制器,其中在所述请求的逻辑地址与所述未完成修剪请求的逻辑地址相同的情况下,所述检查TPU检查出所述请求对所述未完成修剪请求具有依赖性。8.根据权利要求6所述的控制器,其中在所述请求对应于写入请求的情况下,所述CPU延迟处理所述请求,直到所述未完成修剪请求被完全处理。9.根据权利要求6所述的控制器,其中所述CPU向所述主机提供指示与所述请求相对应的逻辑地址已经被修剪的响应。
10.根据权利要求5所述的控制器,其中所述依赖性检查器包括:写入高速缓存张量处理单元即写入高速缓存TPU,请求所述CPU对已经被检查为对未完成写入请求具有依赖性的所述请求执行相应的操作。11.根据权利要求10所述的控制器,其中在所述请求的逻辑地址与所述未完成写入请求的逻辑地址相同的情况下,所述写入高速缓存TPU检查出所述请求对所述未完成写入请求具有依赖性。12.根据权利要求11所述的控制器,其中在所述请求对应于写入请求的情况下,所述CPU延迟处理所述请求,直到...

【专利技术属性】
技术研发人员:金宙铉金到训金真永慎基范延济完李广淳
申请(专利权)人:爱思开海力士有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1