一种印制电路板制造技术

本发明专利技术实施例提供一种印制电路板，包括：板状主体部，具有相互平行且交替铺设的若干芯板和若干介质层，其中，所述若干芯板中包括有多个导体层，多个导体层包括位于板状主体部表层的差分信号传输层、以及位于板状主体部内层的差分信号出线层；相对设置在板状主体部上的两个差分信号孔，两个差分信号孔自差分信号传输层至差分信号出线层依次贯穿至少部分芯板、并连接差分信号传输层以及差分信号出线层；位于两个差分信号孔之间的两个开槽导电柱，两个开槽导电柱分别与两个差分信号孔的一者邻接，两个开槽导电柱均从差分信号传输层延伸至差分信号出线层。本发明专利技术实施例提供的印制电路板，提升差分信号孔与差分线间的阻抗连续性。提升差分信号孔与差分线间的阻抗连续性。提升差分信号孔与差分线间的阻抗连续性。

【技术实现步骤摘要】
一种印制电路板


[0001]本申请实施例涉及电路
，特别涉及一种印制电路板。

技术介绍

[0002]随着科学技术的快速发展，高速系统信号速率已经达到Gbps(Gbps：GigaBit Per Second：千兆字节每秒)，与此同时，G+的研究也已经启动。随着信号速率提高到Gbps及以上时，系统链路中的每个无源部件的性能都变得至关重要。球栅阵列封装(Ball Grid Array Package，简称：BGA)差分信号孔作为高速互连通道中关键的无源部件，其性能能直接影响整个链路的无源性能。
[0003]为了在信号速率提高到Gbps及以上时、降低印制电路板的损耗以及提升印制电路板的容量，选用制造印制电路板的板材介电常数小于3.0，而且BGA芯片的封装pitch(pitch：两个 BGA焊盘的中心距)也向小间距发展，此时，为保证差分出线，只能采用小孔径的差分信号孔。
[0004]然而，由于差分信号孔的孔径较小，导致差分信号孔的阻抗远大于与其连接的差分线的阻抗，造成差分信号孔与差分线间的阻抗不连续，进而导致差分信号孔的插损、回损恶化及插损波动变大。

技术实现思路

[0005]本申请实施例的主要目的在于提出一种印制电路板，其能够使得差分信号孔的阻抗趋近于与其连接的差分线的阻抗，提升差分信号孔与差分线间的阻抗连续性，进而降低差分信号孔的插损、回损恶化及插损波动。
[0006]为实现上述目的，本申请实施例提供了一种印制电路板，包括：板状主体部，具有相互平行且交替铺设的若干芯板和若干介质层，其中，所述若干芯板中包括有多个导体层，多个导体层包括位于板状主体部表层的差分信号传输层、以及位于板状主体部内层的差分信号出线层；相对设置在板状主体部上的两个差分信号孔，两个差分信号孔自差分信号传输层至差分信号出线层依次贯穿至少部分芯板、并连接差分信号传输层以及差分信号出线层；位于两个差分信号孔之间的两个开槽导电柱，两个开槽导电柱分别与两个差分信号孔的一者邻接，两个开槽导电柱均从差分信号传输层延伸至差分信号出线层。
[0007]本申请提出的一种印制电路板，通过将两个开槽导电柱设置在两个差分信号孔之间，两个开槽导电柱分别与两个差分信号孔的一者邻接，且两个开槽导电柱均从差分信号传输层延伸至差分信号出线层，以增加差分信号孔垂直于在板状主体部厚度方向上的孔径，降低差分信号孔的感性，进而降低差分信号孔的阻抗，使得差分信号孔的阻抗趋近于与其连接的差分线的阻抗，提升差分信号孔与差分线间的阻抗连续性，进而降低差分信号孔的插损、回损恶化及插损波动。
附图说明
[0008]图1是本专利技术实施例一提供的印制电路板的立体结构示意图；
[0009]图2是从图1所示的印制电路板结构中去除芯板以及介质层后的剩余结构示意图；
[0010]图3是从图2所示的印制电路板结构中去除两个第一信号孔焊盘、两个连接部以及两个 BGA焊盘后的剩余结构俯视图；
[0011]图4为本专利技术实施例一提供印制电路板设置开槽导电柱相较未设置开槽导电柱的阻抗改变效果试验数据图；
[0012]图5为本专利技术实施例二提供的板状主体部表层的局部示意图；
[0013]图6为本专利技术实施例二提供印制电路板设置开槽导电柱相较未设置开槽导电柱的阻抗改变效果试验数据图。
具体实施方式
[0014]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
[0015]本专利技术实施例一涉及一种印制电路板，通过将两个开槽导电柱设置在两个差分信号孔之间，两个开槽导电柱分别与两个差分信号孔的一者邻接，且两个开槽导电柱均从差分信号传输层延伸至差分信号出线层，以增加差分信号孔垂直于在板状主体部厚度方向上的孔径，降低差分信号孔的感性，进而降低差分信号孔的阻抗，使得差分信号孔的阻抗趋近于与其连接的差分线的阻抗，提升差分信号孔与差分线间的阻抗连续性，进而降低差分信号孔的插损、回损恶化及插损波动。
[0016]下面对本实施方式的印制电路板的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。
[0017]参见图1，本实施方式中的印制电路板包括板状主体部10，板状主体部10具有相互平行且交替铺设的芯板和若干介质层12，其中，若干芯板中包括有多个导体层，多个导体层包括位于板状主体部10表层的差分信号传输层、以及位于板状主体部10内层的差分信号出线层。若干介质层12中均包括填充在其内部的介质，介质的介电常数小于3.0。在本实施例中，每个芯板均包括两层导体层以及位于两层导体层之间的中间介质，两层导体层分别为一层信号层以及一层平面层11，差分信号传输层以及差分信号出线层均为信号层。
[0018]上述印制电路板应用于Gbps及以上、采用BGA芯片封装且pitch小于1.0mm并需要差分出线的高速产品。进一步的，在本实施例中，印制电路板为刚性板，其厚度为4mm(mm：毫米)，由相互平行且交替铺设的十二层芯板和十三层介质层12制成的叠层为二十六层导体层的板状主体部10，介质层12用于保持印制电路板线路以及各个芯板之间的绝缘性，差分信号传输层(即第一层芯板的信号层，也即第一层导体层)位于板状主体部10表层，差分信号出线层(即第十二层芯板的信号层)为第二十三层导体层，填充在介质层12中介质的介电常数为2.5。
[0019]需要说明的是，板状主体部并不限于上述提及的叠层为二十六层导体层的板状主体部，其填充在介质层中介质的介电常数也可为其他数值。
[0020]参见图2与图3，上述印制电路板还包括相对设置在板状主体部10上的第一差分信号孔 131以及第二差分信号孔132。第一差分信号孔131以及第二差分信号孔132自差分信号传输层至差分信号出线层依次贯穿十层芯板、并连接差分信号传输层以及差分信号出线层。在本实施例中，第一差分信号孔131以及第二差分信号孔132的钻孔孔径为0.15mm，进而在 0.15mm的孔径中沉积铜以形成由铜壁围城的第一差分信号孔131以及第二差分信号孔132，第一差分信号孔131以及第二差分信号孔132的中心间距为0.8mm。
[0021]上述印制电路板还包括位于第一差分信号孔131以及第二差分信号孔132之间的第一开槽导电柱141以及第二开槽导电柱142。第一开槽导电柱141与第一差分信号孔131邻接，第二开槽导电柱142与第二差分信号孔132邻接。第一开槽导电柱141以及第二开槽导电柱 142均从差分信号传输层延伸至差分信号出线层。
[0022]具体的说，第一差分信号孔131以及第二差分信号孔132的寄生电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种印制电路板，其特征在于，包括：板状主体部，具有相互平行且交替铺设的若干芯板和若干介质层，其中，所述若干芯板中包括有多个导体层，所述多个导体层包括位于所述板状主体部表层的差分信号传输层、以及位于所述板状主体部内层的差分信号出线层；相对设置在所述板状主体部上的两个差分信号孔，所述两个差分信号孔自所述差分信号传输层至所述差分信号出线层依次贯穿至少部分所述芯板、并连接所述差分信号传输层以及所述差分信号出线层；位于所述两个差分信号孔之间的两个开槽导电柱，所述两个开槽导电柱分别与所述两个差分信号孔的一者邻接，所述两个开槽导电柱均从所述差分信号传输层延伸至所述差分信号出线层。2.根据权利要求1所述的印制电路板，其特征在于，在垂直于在所述板状主体部的厚度方向上、所述两个开槽导电柱各处横截面的形状及大小均相同。3.根据权利要求1所述的印制电路板，其特征在于，所述开槽导电柱为长方体；在垂直于在所述板状主体部的厚度方向上、所述差分信号孔的截面形状为圆孔。4.根据权利要求3所述的印制电路板，其特征在于，所述两个差分信号孔中的一者指向另一者的方向为第一方向，在垂直于所述板状主体部的厚度方向上、所述开槽导电柱的横截面包括与所述第一方向平行的长直边以及与所述第一方向垂直的短直边；所述长直边的长度等于所述两个差分信号孔的中心间距与所述两个开槽导电柱之间的距离差的一半，所述短直边的长度等于所述差分信号孔外径的直径。5.根据权利要求1所述的印制电路板，其特征在于，所述开槽导电柱为圆柱体；在垂直于在所述板状主体部的厚度方向上、所述差分信号孔的截面形状为圆孔。6.根据权利要求5所述的印制电路板，其特征在于，还包括：设置在所述板状主体部表层、并分别连接所述...

【专利技术属性】
技术研发人员：尹昌刚，魏仲民，易毕，任永会，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：